ADS8344與TMS320LC545的應(yīng)用接口設(shè)計(jì)1

電子式互感器是一種利用現(xiàn)代數(shù)字處理和光纖通信技術(shù)來(lái)實(shí)現(xiàn)電力系統(tǒng)電壓、電流測(cè)量和保護(hù)的新型互感器裝置。ADS8344是TI公司生產(chǎn)的8通道、16位、高精度、低功耗A/D轉(zhuǎn)換芯片。TMS320LC545是TI公司生產(chǎn)的16位、低功耗、高速DSP芯片。文中介紹了ADS8344的主要特點(diǎn)，給出了其在電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)中與TMS320LC545的接口設(shè)計(jì)。

　　引言

　　隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的高速發(fā)展，數(shù)字信號(hào)處理技術(shù)已逐漸成為一門(mén)主流技術(shù)，并在許多領(lǐng)域得到廣泛應(yīng)用。再加上光纖通信技術(shù)和傳感技術(shù)的日趨成熟完善，使得研制新型的電力互感器成為可能。本文介紹的電子式互感器是運(yùn)用Rogowski線圈測(cè)量電流?利用電容分壓原理測(cè)量電壓，采用高速低耗A/D芯片和DSP處理器完成高壓側(cè)數(shù)據(jù)的實(shí)時(shí)處理，再經(jīng)E/O變換，以光纖作為信號(hào)傳輸媒質(zhì)，把高壓側(cè)轉(zhuǎn)換的脈沖信號(hào)傳輸?shù)降蛪簜?cè)進(jìn)行測(cè)量保護(hù)的混合型電子式光電組合互感器。

　　1 電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)

　　電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)主要由信號(hào)預(yù)處理、A/D轉(zhuǎn)換、DSP主控和E/O轉(zhuǎn)換四部分組成。信號(hào)預(yù)處理部分接收各種傳感頭測(cè)量的模擬信號(hào)并對(duì)其進(jìn)行一些預(yù)處理。比如：Rogowski線圈感應(yīng)的電動(dòng)勢(shì)需經(jīng)一積分器變換成與一次電流同相位成正比的電壓信號(hào);傳感頭測(cè)量的模擬信號(hào)必須經(jīng)過(guò)調(diào)壓，且要考慮一定的裕度，使其符合A/D芯片模擬通道的允許輸入范圍。A/D轉(zhuǎn)換部分主要是在DSP主控芯片的控制下實(shí)時(shí)將模擬信號(hào)變換成數(shù)字信號(hào)。E/O轉(zhuǎn)換部分是將數(shù)字信號(hào)經(jīng)過(guò)調(diào)制變成光脈沖信號(hào)，然后由光纖傳輸?shù)降蛪簜?cè)。

　　2 ADS8344的主要特點(diǎn)

　　2.1 ADS8344的結(jié)構(gòu)特點(diǎn)

　　ADS8344是一個(gè)高速、低功耗、16位逐次逼近型ADC，采用2.7V至5V單電源供電，最大采樣速率為100kHz，信噪比達(dá)84dB?帶有串行接口，它包含8個(gè)單端模擬輸入通道(CH0～CH7)?也可合成為4個(gè)差分輸入。100kHz時(shí)的典型功耗為10mV。參考電壓VREF的范圍從500mV到VCC，相應(yīng)的每個(gè)模擬通道的輸入從0V到VREF。自帶采樣/保持功能，采用20引腳QSDP封裝或20引腳SSOP封裝，工作溫度范圍為-40℃～+85℃。該芯片適合應(yīng)用在電池供電系統(tǒng)(如個(gè)人數(shù)字助理、移動(dòng)通信)和測(cè)試裝置中。

主要由多路轉(zhuǎn)換開(kāi)關(guān)、采樣/保持器、參考電壓、A/D轉(zhuǎn)換器、比較器、控制邏輯電路和逐次逼近寄存器(SAR)等部分組成，其內(nèi)部結(jié)構(gòu)原理如圖1所示。

　　2.2 ADS8344的引腳排列及說(shuō)明

　　ADS8344的引腳排列如圖2所示，各引腳說(shuō)明如下：

　　CH0～CH7：模擬輸入通道的輸入端，8個(gè)單端模擬輸入通道可合用為雙端差分輸入，所有通道的輸入范圍從0V到+VREF，未用的輸入通道應(yīng)接GND以避免噪聲輸入。

　　COM：模擬輸入的參考地，單端輸入通道的零地位點(diǎn)，直接接地或接地電位參考點(diǎn)。

　　SHDN：掉電控制位，當(dāng)為低時(shí)，芯片切換到低功耗掉電模式。

　　+VCC：電源輸入端，范圍為+2.7V～+5V。

　　DOUT：串行數(shù)據(jù)輸出端，在DCLK的下降沿時(shí)數(shù)據(jù)輸出，當(dāng)CS為高時(shí)，輸出為高阻態(tài)。

　　DIN：串行數(shù)據(jù)輸入端，當(dāng)CS為低時(shí)，數(shù)據(jù)在DCLK的上升沿被鎖存。

　　DCLK：外部時(shí)鐘輸入端，該外部時(shí)鐘決定了芯片的轉(zhuǎn)換率(fDCLK=24fSAMPLE)。

　　CS：片選端，為低電平時(shí)，選中該芯片。

　　GND：參考地。

　　VREF：參考電源輸入端。

　　BUSY：模數(shù)轉(zhuǎn)換狀態(tài)輸出引腳。當(dāng)進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，該引腳輸出低電平，當(dāng)BUSY端產(chǎn)生一下降沿時(shí)，表示模數(shù)轉(zhuǎn)換結(jié)束，數(shù)據(jù)輸出有效。