用于CPU內核的分布式電壓調節(jié)模塊

到2007年，pc將要求dc－dc轉換器能在0.95v提供高達200a的電流。飛兆半導體公司已開發(fā)出以多個模塊組成的分布式電壓調節(jié)模塊（vrm），每個模塊都能提供高達每相40a的電流，而效率超過80％。這樣，可以利用5相設計（five－phase design）提供200a的電流。在這個模塊中采用的方案是把多相dc－dc轉換器劃分為如下幾個部分：

1、pwm控制器及其相關元件

2、功率mosfet、mosfet驅動器、輸出電感和相關元件

3、由陶瓷和電解電容組成的輸入及輸出電容箱

本文只討論上面的第2點，即功率系統(tǒng)?？刂破鞯妮敵?輸入電容的選擇是十分標準的，可參見技術文獻。對于每一相位，上述第2點中由元件構成的所有功率組件會放置在1.15"×0.85"的小型插件板上，提供40a的電流并從控制器接收pwm ttl信號。這一模塊在主板上的占位面積大約為0.85"×0.25"，可以放置在板上任何靠近cpu的地方，以減小傳輸阻抗和損耗，為母板設計人員提供靈活性，優(yōu)化功率及pcb空間利用率。每一個模組板都可以安裝自己的散熱器。

設計方法

通過對同步降壓轉換器的損耗機制進行分析，可以計算個別因素對于模塊效率的影響，并允許在元件挑選及pcb布局技術中做出不同的選擇。損耗機制可以分組如下：

導通損耗＝iload^2×rds（on）×占空比（duty cycle）。由于兩者都是在最大電流情況下，iload由應用決定，占空比則由輸入和輸出電壓規(guī)格決定，我們要做的是使導通電阻rds（on）降到最低以減少可能的損耗。在輸入電壓為12v和產生的輸出電壓為1v的同步降壓轉換器中，同步整流器的占空比大約為91.7％，因此選擇具有最低rds（on）的mosfet。查看mosfet的產品規(guī)格說明書就可以很清楚地知道，沒有單個器件具有足夠低的rds（on）來得到容許范圍內的損耗，故需選擇兩個來完成任務。高端mosfet的導通損耗要低得多，占空比為8.3％，這意味著可以容忍較高的rds（on）。但必須在導通電阻和米勒電荷（miller charge）qgd以及后柵極閾值柵源電荷qgsp之間取得平衡，使總體損耗降至最小。

動態(tài)損耗＝0.5×（上升時間＋下降時間）×輸入電壓×iload×開關頻率。這種形式的損耗是高端mosfet中的主要損耗。仔細分析上面的公式，可以把每個參數的影響劃分如下：

上升和下降時間由mosfet的qgd和qgsp決定。高端mosfet必須具有最低的qgd合qgsp，以及合適的導通電阻，以滿足前一點的要求，當輸出電流達到40a時，導通損耗仍然是器件選擇的主要考量因素，器件應該具有最低的rds（on），即以較高的動態(tài)損耗作為代價，目的是獲得最佳的開關損耗與導通損耗的和值。所以，一般選擇用于同步整流器的mosfet，針對高端器件將總體損耗減至最小。

上升和下降時間也取決于柵極驅動器阻抗、驅動波形的上升和下降時間以及最大的輸出和灌電流（sink current）。為本項工作準備的pspice測試顯示，理想驅動器應能提供4－5a電流，上升和下降時間大約為3－5ns的驅動信號，然而，這種驅動器在目前的市場上還沒有，因此，可以選擇能提供2a電流，而上升和下降時間略大于5ns的驅動器。

開關頻率有時取決于控制環(huán)帶寬要求，最大紋波電壓和電流、pcb基板面（real estate）以及允許的最大損耗。在本應用中，開關頻率的選取是最重要的，必須三思而后行，本方案的開關頻率因為下列原因而選為200khz；

a）由于動態(tài)損耗直接與開關頻率成正比，較低的頻率，如200khz是一個很好的折衷值。

b）由源極電感效應引起的損耗也會達到最小化，因此它也取決于開關頻率。

c）在大功率級應用方面，dc－dc轉換器產生的熱量必須通過冷卻系統(tǒng)從vrm，并最終從計算機外殼散放。這是熱設計工程師處理新一代內核電源時不得不面對的事實，它意味著兩個明確的要求。第一個是必須為vrm板提供400fpm左右的氣流；第二個要求是必須在vrm中使用合適的散熱器。

d）較之300k hz，在200khz的開關頻率下，電感尺寸仍然很小，因此不需要任何額外的pcb空間。同時控制環(huán)帶寬的減小是極少的。根據實際經驗，帶寬是開關頻率的1/4－1/10之間。當bw＝1/6開關頻率時，200khz時bw＝200/6＝33.3khz，而在300khz時，bw＝300/6＝50khz，相差16.3khz。這不太可能引起負載瞬態(tài)問題，也不會額外增加輸出濾波電容，同時也不會增加印制電路及電源接頭ohmic電阻損耗。采用銅皮、厚2oz或更多層數的pcb可以控制這些損耗。當然，銅皮越厚層數越多，成本也越大，但每平方英寸必須要有40a，這是唯一可行的方法，否則銅皮損耗會相當大。本文的選擇是8層2oz厚的銅皮。這樣就會有足夠的層數來降低寄生電阻，在不同的電路節(jié)電中分配大負載電流，同時降低所有電路節(jié)電的寄生電感，如在高端mosfet的漏極及同步整流器的開關節(jié)點和源極，允許快速轉換的同時，能大幅度限制板上各處的信號振蕩。
由mosfet源極電感引起的損耗如下：

針對同步降低轉換器，測試和仿真顯示：在高端mosfet關斷期間，源極電感會在其上產生一個負電壓，因為

迫使mosfet在柵極完全關斷后也繼續(xù)導電。這樣，由于總源極電感造成漏級電流的下降時間變長，使動態(tài)損耗增加。這種效應會在電流較大時使漏極電流的下降變慢，即每相電流較大造成動態(tài)損耗不成比例地增加，使這種效應最小化的最佳方法是選擇具有極低源極電感的封裝及經實踐證明良好的高頻pcb布局技術。表1比較了幾種封裝形式。注意，bga封裝的源極電感與so8的相比，幾乎可以忽略不計，后者比5×5.5mm的bga封裝規(guī)模大數倍以上?？偠灾?，源極電感效應由如下幾種因素決定：

總有效源極電感。包括封裝的源極電感和pcb的源極引線（trace）電感。為了使開關損耗在允許范圍內，二者都必須盡可能地小。

mosfet柵極閾值電壓和正向跨導（transconductance）gm以及負載電流電容性損耗c×v^2×f。除了選擇具有較低極間電容（interelectrode capacitance）的mosfet并降低開關頻率以外，幾乎沒有別的辦法能夠減小使這些損耗。一般而言，這類損耗小于電路總損耗的1－3％?？梢暈槎壭?br>
元件選擇

應用本應用的拓撲結構是同步降壓轉換器，它比其他拓撲可以提供更佳的簡化和高效率組合，以及最低的總體成本。圖1b所示為在mosfet的柵極和源極具有寄生電感的同步降低轉換器。圖1a的圖形基于擴展的數學模型，表明效率是高端mosfet rds（on）和負載電流的函數。可以看出高端mosfet最佳的rds（on）值在7mω左右。這里選用了fdz7064s作為高端mosfet，以及兩個fdz5047n作為同步整流器。表2是它們的規(guī)格說明

電感選擇為1μh，這樣可以把電流紋波限制在易于處理的范圍之內。

布局方案


布局應遵循的主要原則是把所有的寄生效應減至最小。具體如下：
pcb寄生阻抗以8層2oz銅皮來處理。在bga封裝下面采用通孔，使得開關電流從一開始就進行多層分流，從而大幅減小有效地引線阻抗。

mosfet封裝寄生阻抗。這里應該選擇bga封裝，它比so8和dpak等封裝要好幾個數量級。

pcb寄生電感。和前文一樣，在bga封裝下面采用通孔，使得開關電流從一開始就進行多層分流，從而大幅度減小有效的引線阻抗。

高端mosfet源極與驅動開關節(jié)點的連接必須在源極焊盤的頂端進行，以避免產生源極電感。圖2詳細展示了賬篷形通孔的使用，有助于電流在器件源極實現多層分流。這樣能夠大幅減小寄生阻抗和電感。

熱處理

每個模塊的輸出功率＝40a×1.5v＝60w。對于80％的總功率效率，每個模塊每平方英寸的功耗＝（60/0.8）－60＝15w。需要氣流為400fpm的散熱器來對電路板進行散熱，以保持電路板溫度在105℃以下。

效率

圖3顯示了兩相80a應用的整體功率效率測量結果。每個模塊都備有一個散熱器，并配以400fpm的氣流。每相40a或總體80a時的效率測量值為80.23％。這個效率值在每相40a時測得，且每相僅使用三個bga mosfet。相對于每相20a的解決方案，要獲得相同的效率，傳統(tǒng)封裝所需的mosfet數量就要多很多。

結語

業(yè)界的每相電流一直徘徊于25－30a左右。本文的解決方案能夠提供40a的每相電流。

一直以來，vrm都是在pcb上制作，這限制了電源到負載的布局靈活性。飛兆半導體提供非常靈活的小型模塊，讓設計人員按需要把該模塊放置于最佳位置上，以實現功耗的最小化，并使瞬態(tài)響應及負載線效果提升至最高。

該解決方案為pc市場提供了最大的每相功率密度，同時維持安全的pcb溫度。當輸出電壓為1.5v時，1平方英寸模塊可提供60w的功率。

本文討論了布局技術，用以控制和最小化寄生阻抗及電感，并獲得出色的動態(tài)性能。

該解決方案提供開關器件及其驅動器的布局優(yōu)化，而輸出電感放在模塊上能節(jié)省主板空間，進一步提高主板的空間利用率。