2.5G和10G線路卡設計的頻率訊號管理

同步操作是sonet/sdh網(wǎng)絡極為重要的部份，這從其“同步光網(wǎng)”(synchronous optical network) 的名稱即可看出。同步操作可透過多任務方式有效率地將低速語音、數(shù)據(jù)和視訊流量加入高速訊號。它還能簡化ds0和ds1等低速率訊號的塞入和取出過程，不需執(zhí)行訊號解調(diào)就能將它們并入千兆位等級訊號。這些優(yōu)點大幅降低sonet/sdh設備的成本和設計復雜性，卻也為sonet網(wǎng)絡的頻率功能帶來更大負擔。sonet頻率功能除須確保網(wǎng)絡所有設備同步操作外，還要提供設備內(nèi)部的頻率分布與頻率管理。由于頻率功能極為重要，線路卡頻率架構(gòu)必須采用冗余式設計，把主要系統(tǒng)頻率故障導致服務中斷的機率降到最小。除此之外，線路卡參考頻率的抖動幅度 (jitter performance) 對于線路端光網(wǎng)界面的訊號抖動幅度達到系統(tǒng)層級sonet/sdh要求極為重要。市場上已有模塊層級解決方案和更先進的硅芯片解決方案能夠滿足這些嚴苛要求。

sonet/sdh網(wǎng)絡同步

sonet/sdh網(wǎng)絡的所有裝置都會根據(jù)一個精準的頻率源同步操作，這個稱為stratum 1的頻率參考通常由全球定位系統(tǒng) (gps) 時鐘訊號或原子鐘提供，它也是整個網(wǎng)絡最精確和最主要的參考頻率。這個主要參考頻率會串接到同步網(wǎng)絡的其他設備；隨著頻率訊號延著網(wǎng)絡向下傳送，越后面的設備對于頻率的要求就越寬松。

每個局端都有大樓綜合頻率供應裝置 (building integrated timing supply，bits) 提供頻率給各種類型設備，包括長途交換機 (toll switch)、塞取多任務器 (add-drop multiplexer)、數(shù)字交接器 (cross-connects)、多重服務供應平臺 (multiservice provisioning platform)、數(shù)字回路載波設備 (digital-loop carrier) 以及dslam。由于頻率訊號極為重要，bits會提供兩組參考頻率，其中主要頻率源稱為參考頻率a，輔助頻率源稱為參考頻率b；如果主要頻率源故障，sonet設備的頻率子系統(tǒng)就會在不中斷服務的情形下切換到輔助頻率源。

sonet設備使用主要和輔助頻率參考電路板來接收和鎖定主要與輔助bits頻率，這些頻率參考電路板會如圖1所示透過背板將系統(tǒng)參考頻率分配給每張線路卡。傳輸線效應讓低頻頻率的分布比高頻頻率簡單，因此系統(tǒng)參考頻率頻率通常很低。oc-48和oc-192系統(tǒng)透過背板傳送的參考頻率通常包括8 khz、19.44 mhz和77.76 mhz等頻率。

設計高速光通訊線路卡時，最大挑戰(zhàn)之一是如何在線路卡上管理這些參考頻率。如圖2所示，鎖相回路 (pll) 會把背板傳來的低頻參考頻率轉(zhuǎn)換為較高的頻率，它們通常是線路速率的1/16th或1/64th。倍頻后的頻率除提供給2.5 gbps或10 gbps收發(fā)器傳送端的并串轉(zhuǎn)換器 (serializer) 擔任參考頻率之外，還能做為背板的并串/串并轉(zhuǎn)換器(serdes) 以及訊框器 (framer)、映像器 (mapper) 和協(xié)議處理器的參考頻率。

這個鎖相回路必須滿足某些獨特要求，包括無中斷切換 (hitless switching)、頻率倍頻和減少頻率抖動幅度 (jitter attenuation)。

無中斷切換

線路卡的頻率電路負責決定哪個頻率是線路卡的主要參考頻率；如果主要頻率故障，線路卡頻率電路就會切換到備援參考頻率。主要參考頻率和備援參考頻率之間的任何相位差都可能在鎖相回路的輸出端造成相位瞬時變動而影響下游系統(tǒng)效能，例如造成位錯誤率升高或sts指標調(diào)整次數(shù)變多，因此sonet對頻率源切換過程 (clock rearrangement) 的頻率輸出相位變動率要求極為嚴格。sonet規(guī)定頻率輸出相位的峰對峰最大變動幅度必須小于gr-1244-core指定的最大時間間隔誤差 (maximum time interval error，mtie)。由于mtie兼容解決方案可以透過不同方法將輸出相位瞬時減至最小，例如吸收兩個輸入頻率之間的相位差或在頻率源切換過程設定輸出頻率相位，因此這種做法通常被稱為無中斷切換 (hitless switching)。

除此之外，sonet還要求線路卡在所選擇的輸入頻率發(fā)生故障時，能透過手動和自動方式在輸入頻率和備援頻率之間進行切換。自動切換可以包含復原功能，此時系統(tǒng)會在主要頻率訊號故障時切換到輔助頻率，等到訊號恢復正常后再切換回主要頻率。自動切換也可以不包含復原功能，此時系統(tǒng)從主要頻率切換到輔助頻率后，就算主要頻率恢復正常也會繼續(xù)使用輔助頻率。

許多廠商已開始提供模塊層級解決方案，這些產(chǎn)品把無中斷切換、開關控制邏輯以及采用壓控石英振蕩器 (vcxo) 或壓控saw振蕩器 (vcso) 的鎖相回路整合在一起，使得輸出頻率達到sonet/sdh要求的訊號質(zhì)量。

頻率倍頻

支持2.5 gbps或10 gbps線路速率的高速光通訊卡必須利用倍頻電路將所選擇的低頻網(wǎng)絡同步頻率倍頻轉(zhuǎn)換為高頻參考頻率，這些參考頻率可如圖3所示做為背板serdes以及訊框器和映像器的頻率訊號。更重要的是，高頻參考頻率還能做為2.5 gbps或10 gbps收發(fā)器的傳輸路徑頻率，這類應用須將頻率的均方根值抖動幅度減少至1 ps以下。頻率倍頻電路傳統(tǒng)上是由包含vcxo或vcso的離散式高效能鎖相回路、相位偵測器和回路濾波器組件組成。從圖3可以看出這個頻率倍頻鎖相回路是接在無中斷切換功能的后面。

利用前向錯誤修正 (fec) 擴大都會與核心sonet設備聯(lián)機距離的做法日益普遍，這讓前述架構(gòu)變得更復雜。fec有時又稱為數(shù)字包覆功能 (digital wrapper)，關于它的要求已詳細列在itu-t g.709標準。

fec或數(shù)字包覆功能可以提高傳輸位率，增加幅度雖會隨著所用fec技術不同而出現(xiàn)差異，但多數(shù)情形下都能達到7%。由于vcxo和vcso的調(diào)整范圍極為狹窄 (通常只有 100 ppm)，所以需要不同頻率的vcxo或vcso來產(chǎn)生所需的傳送參考頻率頻率。這種方法雖能支持多種不同的數(shù)據(jù)速率，卻會大幅增加電路板面積和零件成本。

減少頻率抖動幅度

頻率訊號的邊緣位置都會隨機變動，這種如圖4所示的現(xiàn)象又稱為抖動 (jitter)。從時域分析可看出頻率抖動是理想頻率波形的邊緣出現(xiàn)隨機變動，它通常是以微微秒 (ps) 均方根值或峰對峰值做為測量單位。若從頻域來看，頻率抖動則是頻率頻率的隨機變動，其測量單位則是dbc/hz。頻率抖動對2.5 gbps或10 gbps收發(fā)器的傳輸質(zhì)量影響很大，因為收發(fā)器參考頻率的抖動會直接擴散到收發(fā)器輸出端的序列傳輸數(shù)據(jù)，這使得線路卡頻率倍頻器鎖相回路的頻率抖動幅度成為它能否達到系統(tǒng)層級sonet訊號抖動幅度要求的關鍵。

頻率倍頻器鎖相回路的輸出訊號抖動幅度主要受到兩種噪聲來源的影響，它們分別是轉(zhuǎn)移參考噪聲 (transferred reference noise) 和壓控振蕩器噪聲。轉(zhuǎn)移參考噪聲是由鎖相回路的抖動轉(zhuǎn)移特性 (jitter transfer characteristic) 決定，其定義為特定抖動頻率下的輸出訊號抖動幅度與輸入訊號抖動幅度比值。抖動轉(zhuǎn)移是鎖相回路濾波器頻寬的函數(shù)，它決定了輸入頻率的抖動幅度會有多少傳到輸出頻率；相形之下，壓控振蕩器噪聲則會影響鎖相回路內(nèi)部造成的訊號抖動幅度。除了壓控振蕩器外，鎖相回路濾波器組件和電源供應器都可能產(chǎn)生噪聲。
要選擇回路濾波器頻寬讓頻率倍頻器的鎖相回路達到sonet應用質(zhì)量要求，就必須在頻率抖動的產(chǎn)生和轉(zhuǎn)移之間做出取舍?；芈窞V波器的最佳頻寬會受到幾項因素影響，包括輸入頻率的質(zhì)量、鎖相回路壓控振蕩器的訊號抖動幅度和應用。鎖相回路要降低訊號抖動幅度，首先應利用相位噪聲很小的壓控振蕩器將抖動產(chǎn)生減至最少。如果線路卡參考頻率的抖動幅度很大，最好使用較小的鎖相回路頻寬來減少參考頻率抖動，因為較小的回路頻寬可以減少轉(zhuǎn)移至鎖相回路輸出端的輸入訊號抖動。若線路卡的參考頻率很干凈，鎖相回路輸出的抖動幅度主要就由壓控振蕩器噪聲決定，此時最好使用較大的鎖相回路頻寬，因為壓控振蕩器噪聲會隨著濾波頻寬增加而減少。 以vcxo或vcso技術為基礎的傳統(tǒng)離散式鎖相回路必須在鎖相回路設計階段選擇外部回路濾波器組件。由于這些組件會增加鎖相回路噪聲，離散式鎖相回路的電路設計和布局都必須非常謹慎。

獨特方法

ic設計人員最近開始利用高密度、高速cmos技術發(fā)展需要大量數(shù)字訊號處理、同時提供高效能和捷頻 (frequency-agile) 特性的頻率解決方案。鎖相回路和次微米cmos制程的整合可為無中斷切換、頻率倍頻和頻率抖動降低等應用提供數(shù)字控制能力。

鎖相回路的輸入頻率在兩個異步頻率源之間進行切換時，輸出頻率相位經(jīng)常會出現(xiàn)瞬時變動，數(shù)字控制型無中斷切換幾乎能徹底消除這種現(xiàn)象。這種數(shù)字方法可以追蹤輸出頻率與每一個輸入頻率之間的相位關系。從主要頻率切換到輔助頻率時，鎖相回路會減掉主要頻率與輔助頻率之間的相位差，避免輸出相位出現(xiàn)任何突然變動。這種數(shù)字方法可將頻率輸出相位步階減為 200 ps，比mtie的100 ns最大步階要求減少好幾個數(shù)量級。

整合式cmos組件大幅簡化頻率倍頻電路設計。cmos壓控振蕩器提供 50,000 ppm以上調(diào)整范圍，遠超過vcxo或vcso的 100 ppm調(diào)整范圍。由于調(diào)整范圍寬廣，一個基本參考頻率就能合成多種不同的整數(shù)和非整數(shù)頻率。透過這種設計方式，只要一顆頻率組件就能將高速頻率分配到2.5 gbps或10 gbps線路卡的背板serdes、訊框器和映像器以及收發(fā)器等組件。除此之外，芯片還能內(nèi)建前向錯誤修正延展功能 (fec scaling)，使它能直接支持g.709頻率延展，不需使用以vcxo或vcso為基礎的鎖相回路。捷頻cmos組件解決方案能省下多顆vcxo或vcso組件，進而減少零件數(shù)目和用料復雜性。 整合組件解決方案能以數(shù)字方式控制鎖相回路的回路濾波器頻寬，這種控制可以調(diào)整輸入頻率抖動的濾波方式，讓系統(tǒng)在應用層級精密調(diào)整輸出頻率的抖動幅度?；芈窞V波器還提供許多不同的頻寬設定值，這些豐富選項使得設計人員更容易在抖動幅度的產(chǎn)生和轉(zhuǎn)移之間取得平衡。這種方式可以設計出最多只會產(chǎn)生1.0 ps均方根值 (oc-48) 和0.3 ps均方根值 (oc-192) 抖動幅度的鎖相回路，進而為2.5 gbps和10 gbps系統(tǒng)的抖動幅度預算留下更多空間，幫助它們更輕松達到系統(tǒng)層級的sonet抖動要求。除此之外，這種獨特的方法還能省下原本所需的外部回路濾波器零件，使得鎖相回路的設計和布局更簡單。

正如圖5所示，以dsp為基礎的鎖相回路可以大幅簡化多重服務線路卡的頻率架構(gòu)，例如silicon laboratories的si5364就能取代傳送頻率路徑上的無中斷切換模塊、抖動抑制電路以及采用fec延展技術的鎖相回路，同時繼續(xù)滿足線路端對于訊號抖動的要求。

結(jié)語

抖動幅度很小而可靠的cmos組件解決方案出現(xiàn)后，2.5 gbps和10 gbps光通訊線路卡的頻率分布電路設計變得更簡單。除了簡化光通訊線路卡設計外，這些解決方案還能減少組件數(shù)量和線路卡零件用料，所需電路板面積也小于傳統(tǒng)解決方案。以dsp為基礎的鎖相回路提供許多實際優(yōu)點，現(xiàn)正獲得全球網(wǎng)絡oem廠商廣泛采用。