通過集成與功耗調(diào)整解決超聲系統(tǒng)面臨的工程技

　　這些突破催生了更加便攜和高效的超聲系統(tǒng)，并且這些系統(tǒng)具有更高的圖像性能和更強的功能。更大的動態(tài)范圍、更低的功耗和更緊湊的系統(tǒng)級芯片提供的高質(zhì)量圖像有助于實施更好的診斷。未來的超聲系統(tǒng)很可能會做成手持式設(shè)備，成為醫(yī)生的第二個“聽診器”。

　　超聲系統(tǒng)的信號鏈

　　圖1：典型的超聲系統(tǒng)信號鏈

　　圖1是超聲系統(tǒng)中信號鏈的簡化框圖。所有的超聲系統(tǒng)都有約兩米長的線纜，并且在線纜末端有一個傳感器。線纜中包含最少8條、最多256條微型同軸電纜，是系統(tǒng)中最昂貴的部件之一。在幾乎每個系統(tǒng)中，末端傳感器都是直接驅(qū)動線纜。線纜電容是這種傳感器件的負載，會對信號造成顯著的衰減。因此需要使用高靈敏度的接收器才能達到要求的動態(tài)范圍，并實現(xiàn)最佳的系統(tǒng)性能。

　　在發(fā)射側(cè)(發(fā)送路徑)，由波束成形器決定脈沖序列的延時模式，然后由這些延時模式確定超聲的焦點。波束成形器的輸出先經(jīng)過驅(qū)動傳感器的高電壓發(fā)送放大器進行放大。這些放大器可以在數(shù)模轉(zhuǎn)換器(DAC)或高壓FET開關(guān)陣列的控制下調(diào)整發(fā)送脈沖，以便向傳感器件更好地提供能量。在接收側(cè)，通常有一個二極管橋組成的發(fā)送/接收(T/R)開關(guān)，用于抑制高壓發(fā)送脈沖。在一些開關(guān)陣列中還會使用高壓(HV)復(fù)用器/解復(fù)用器來減少發(fā)送和接收硬件的復(fù)雜性，代價是靈活性有所降低。

　　時間-增益控制(TGC)接收通道由低噪聲放大器(LNA)、可變增益放大器(VGA)和模數(shù)轉(zhuǎn)換器(ADC)組成。VGA通常具有線性dB增益控制功能，這種控制功能完全匹配反射的超聲信號的衰耗。在操作人員控制下，TGC通道可以用來保持圖像在掃描期間的一致性。低噪聲LNA是使后面的VGA產(chǎn)生的噪聲最小的關(guān)鍵。有源阻抗控制能使受益于輸入阻抗匹配的設(shè)備實現(xiàn)最佳的噪聲性能。

　　VGA需要壓縮寬動態(tài)范圍的輸入信號，以滿足ADC的輸入范圍要求。以輸入為參考的LNA噪聲限制了最小可分辨的輸入信號，而以輸出為參考的噪聲——主要取決于VGA——限制了能夠在特定增益控制電壓點進行處理的最大瞬時動態(tài)范圍。這個門限的設(shè)置依據(jù)是由ADC分辨率確定的本底量化噪聲。早期的超聲系統(tǒng)采用10位ADC，但現(xiàn)代大多數(shù)超聲系統(tǒng)使用12位或14位的ADC。

抗混疊濾波器(AAF)可以限制信號帶寬，并抑制ADC之前的TGC通道中的有害噪聲。

　　應(yīng)用于醫(yī)用超聲的波束成形技術(shù)的定義是，由公共源產(chǎn)生、但由多元件超聲傳感器在不同時間接收到的所有信號的相位對齊和累加。在連續(xù)波多普勒(CWD)通道中，要對所有接收器通道進行相移和累加，然后提取相干信息。波束成形有兩個功能：它不僅能向傳感器傳遞方向性——提高其增益，而且能定義體內(nèi)的焦點，并由此確定回波位置。

　　波束成形有兩種截然不同的方法，即模擬波束成形(ABF)和數(shù)字波束成形(DBF)。ABF和DBF系統(tǒng)之間的區(qū)別在于波束的合成方式。這兩種方法都要求特別好的通道間匹配。ABF使用模擬延時線和累加，只需要一個精密的高分辨率、高速ADC。而DBF是目前最流行的方法，需要使用“許多”高速、高分辨率的ADC。DBF系統(tǒng)中的信號在盡量靠近傳感器元件的地方完成采樣，然后經(jīng)過延時以數(shù)字方式完成累加。圖2就是DBF架構(gòu)的簡化框圖。

　　圖2：數(shù)字波束成形(DBF)系統(tǒng)的簡化框圖。

　　集成與劃分策略

　　雖然在技術(shù)方面已經(jīng)有了明顯的進步，但由于包含如此多的通道和元件，超聲系統(tǒng)仍是目前最復(fù)雜的系統(tǒng)之一。就像其它復(fù)雜系統(tǒng)一樣，超聲系統(tǒng)也有許多系統(tǒng)劃分方法。下面簡要介紹幾種超聲系統(tǒng)劃分策略。

　　早期的超聲系統(tǒng)使用模擬波束成形技術(shù)，需要使用大量模擬元件。TGC和發(fā)送/接收通道中的數(shù)字處理是用定制ASIC完成的。在多通道VGA、ADC和DAC普及之前這種方法很常用。ASIC器件中有許多門電路，而這種數(shù)字技術(shù)對模擬功能(如放大器和ADC)來說并不是最優(yōu)的。使用ASIC的系統(tǒng)必須非常依賴個別供應(yīng)商產(chǎn)品的可靠性。

　　使用ASIC、FPGA和DBF技術(shù)以及分立ADC和VGA集成電路是向便攜性邁出的第一步，而多通道四TGC和八TGC、ADC和DAC的推出才使體積和功耗有了顯著降低。這些多通道元件允許設(shè)計師將不同電路板上的敏感性模擬電路與數(shù)字電路分隔開來，這樣不僅方便了系統(tǒng)伸縮調(diào)整，而且在許多平臺上能更好地復(fù)用電子電路。

　　然而，四通道VGA和八通道VGA以及具有大量引腳的ADC的互連將使PCB布線非常困難，在某些情況下將迫使設(shè)計師使用通道數(shù)量較少的器件，比如從八通道ADC改用四通道ADC。在很小的面積內(nèi)放置大量的這種多通道元件還會引起散熱問題，因此確定最優(yōu)的劃分策略極具挑戰(zhàn)性。

　　采用多通道、多元件集成方法進一步集成整個TGC通道能使設(shè)計方法變得更簡單，因為對PCB尺寸和功耗的要求可以進一步降低。隨著更高集成度的不斷推廣，便攜式產(chǎn)品在成本、尺寸、功耗降低以及更長電池續(xù)航時間方面的優(yōu)勢將更加明顯。

　　利用超聲子系統(tǒng)就可以搭建上述這種架構(gòu)，比如用于八通道TGC的AD9271，它包含了LNA、VGA、可編程抗混疊濾波器、12位ADC和串行LVDS輸出。

　　最終的超聲解決方案將在探頭中集成更多的電子功能，并盡可能地靠近傳感器件。請記住，從探頭開始的線纜對動態(tài)范圍有很大影響，并且成本很高。因此前端電路越靠近探頭，線纜損耗效應(yīng)就越小，對LNA的要求也越低，因而能有效降低功耗。一種方法是將LNA移到探頭電路中，另外一種方法是將VGA控制劃分成探頭和PCB電路兩部分。最終系統(tǒng)應(yīng)該是越來越緊湊，可適配進超小型封裝。缺點是設(shè)計師兜了個大圈子，現(xiàn)在必須定制探頭。換句話說，探頭/電路定制將導(dǎo)致現(xiàn)代設(shè)計師面臨早前使用數(shù)字ASIC的設(shè)計師面臨的同樣問題。

　　使用現(xiàn)代IC實現(xiàn)功耗/性能優(yōu)化

　　超聲技術(shù)覆蓋種類廣泛的各種應(yīng)用，因此系統(tǒng)設(shè)計師必須做出更多的折衷考慮。每種診斷成像設(shè)備在性能與功耗方面都有一定的限制。而新的器件允許設(shè)計師通過在IC內(nèi)完成性能與功耗比的優(yōu)化而從容應(yīng)對這些挑戰(zhàn)，進而縮短上市時間。能夠在IC內(nèi)部提供用于調(diào)整輸入范圍、偏置電流、采樣速率和增益等大量可選功能的超聲系統(tǒng)確實值得我們期待。根據(jù)不同的成像設(shè)備或探頭類型，系統(tǒng)設(shè)計師可以實時并且適當?shù)貙υO(shè)計作出系統(tǒng)性調(diào)整，從而以最小的功耗提供最大的性能。

　　設(shè)計師還能對這些器件應(yīng)用配置設(shè)計工具，實現(xiàn)對單個探頭和設(shè)備性能的評估，如圖3所示。系統(tǒng)設(shè)計師可以快速作出這些折衷，并直接在IC級調(diào)整系統(tǒng)設(shè)計，無需改變硬件和執(zhí)行復(fù)雜的圖像處理測試來確認這些折衷。另外，配置工具可以將優(yōu)化的配置參數(shù)轉(zhuǎn)換成數(shù)字設(shè)置參數(shù)，并產(chǎn)生一個能夠復(fù)制部分最終系統(tǒng)配置設(shè)置的文件。

　　圖3：超聲子系統(tǒng)配置工具圖形用戶界面。

　　結(jié)束語

　　醫(yī)療和工業(yè)應(yīng)用領(lǐng)域中的超聲系統(tǒng)都有向便攜和低功耗發(fā)展的趨勢。所有這些系統(tǒng)都有相似的要求，并且近年來都通過集成和功耗調(diào)整技術(shù)實現(xiàn)了創(chuàng)新。

　　目前集成式多通道器件的先進性在于進一步降低了功耗、尺寸和成本。新的創(chuàng)新產(chǎn)品和配置工具無疑會使系統(tǒng)設(shè)計師的生活變得更加輕松，能夠幫助他們根據(jù)成像設(shè)備的不同開發(fā)出多樣化的超聲產(chǎn)品，并且具有可配置和可調(diào)整的性能與功耗特性。

　　大多數(shù)超聲制造商的知識產(chǎn)權(quán)(IP)集中在探頭和波束成形器技術(shù)方面。包括四通道和八通道ADC在內(nèi)的常用器件的多通道集成減少了高成本的模擬器件數(shù)量，并且減少了TGC通道中耗時的校準需求。超聲系統(tǒng)中的其它部分也具有進一步集成的可能性。信號鏈更多部分的集成將促進功耗、尺寸和成本的進一步降低，以及處理能力的進一步增強。