集成運放參數(shù)測試儀設(shè)計方案
加入技術(shù)交流群
經(jīng)過綜合考慮我們選擇方案二，不需要很復雜的電路就可以實現(xiàn)并擴展非常強大的顯示功能。
2、 鍵盤輸入方案:
方案一：采用7289芯片與鍵盤相結(jié)合，鍵盤的整個控制只需4條控制線。程序的編寫也比較簡單且容易同led顯示接口。
方案二：不使用任何專用芯片，用一塊74LS138譯碼輸出8路掃描信號，3路掃描返回信號線接I/O口輸入（我們設(shè)計的是3*8的鍵盤）。這種設(shè)計方案電路設(shè)計非常的簡單，但是軟件的編寫要考慮軟件去抖等，會比較復雜而且占用大量的CPU資源。
方案三：在FPGA內(nèi)部構(gòu)造一鍵盤掃描控制器，專門用以處理按鍵信息，并進行初步的處理（如鍵盤去抖），通過中斷把鍵值發(fā)送給單片機。由于我們在FPGA內(nèi)部已經(jīng)建立了系統(tǒng)總線，擴展鍵盤非常簡單。而且采用此方法外部硬件電路的設(shè)計也非常簡單。
比較三者的優(yōu)缺點我們選擇了方案三，這樣充分利用CPLD的功能硬件與軟件設(shè)計都比較簡單。二、整機工作原理與功能實現(xiàn)
圖2-1-1 系統(tǒng)整體結(jié)構(gòu)示意圖 系統(tǒng)電路原理圖如圖5-3-1所示。通過繼電器的切換實現(xiàn)四個基本參數(shù)和大量程的轉(zhuǎn)換。測量開環(huán)放大倍數(shù)和共模抑制比的基準信號采用DDS合成技術(shù)產(chǎn)生（DDS合成控制器通過硬件編程在FPGA內(nèi)部生成）。信號的幅值通過精密整流后的響應(yīng)信號高速采樣，再經(jīng)過數(shù)字信號處理的方法獲得。采樣信號的幅值測量采用等精度測量方法，通過程控放大器將采樣信號的幅度控制在1-3.3V之間，這樣可以使小信號測量時有效位數(shù)增多，又克服了測量大信號量程不足的限制。
-3dB帶寬的測量，通過FPGA與外部鎖相環(huán)對30MHz信號進行分頻與倍頻，產(chǎn)生高精確度的掃頻信號，然后通過隔直電容加到被測放大器的同相輸入端（放大器通過繼電器切換接成單位增益組態(tài)），放大器的輸出信號通過隔直電容加到有效值轉(zhuǎn)換芯片的輸入端。掃頻信號從40kHz開始逐漸增大，同時通過AD檢測有效值轉(zhuǎn)換芯片的輸出電壓，當輸出電壓下降到原來的0.707倍時記下此時的頻率值既是-3dB帶寬截止頻率。
上升時間的測量，單片機向某一特定地址中寫入任意值,啟動上升時間測量功能。接著FPGA輸出一階躍信號給被測放大器(被測放大器也接成單位增益組態(tài)),同時啟動高速計數(shù)，放大器的輸出信號送給一比較電平設(shè)為0.9Vdd的高速比較器,當放大器輸出端的信號增大到0.9Vdd時比較器輸出高電平,FPGA內(nèi)部計數(shù)器停止計數(shù)。如圖2-1-2根據(jù)此計數(shù)值和計數(shù)時鐘的頻率便可以得到上升時間。
圖2-2-1無操作系統(tǒng)與有操作系統(tǒng)的區(qū)別
設(shè)計到很多的硬件、軟件及其混合的設(shè)計。采用操作系統(tǒng)的架構(gòu)來組織，將非常有利于我們小組各個成員之間的協(xié)作開發(fā)。有的人專注于服務(wù)進程以及用戶界面和數(shù)據(jù)處理，有人專注于FPGA系統(tǒng)總線和外圍器件以及底層驅(qū)動程序的設(shè)計。
Mini OS是一款擁有可裁剪、多任務(wù)的占先式內(nèi)核的操作系統(tǒng)。它的任務(wù)調(diào)用及中斷時間是可知道的，因此，采用Mini OS操作系統(tǒng)將大幅改善軟件設(shè)計的環(huán)境，提高軟件設(shè)計的規(guī)范。且該系統(tǒng)的底層模塊完全采用匯編語言編寫，然后采用操作系統(tǒng)調(diào)度的方法，很大程度上提高了系統(tǒng)的實時性和執(zhí)行效率。如圖2-2-2
圖2-2-2 Mini OS 各進程示意圖
（三）其他系統(tǒng)擴展
1、語音播報方案
為了豐富人機的接口我們增加了語音的播報利用 凌陽SPCE061位單片機的語音處理功能。只須調(diào)用庫函數(shù)即可以實現(xiàn)音頻編程或自己錄制語音資源就可以實現(xiàn)語音播放以及語音報警功能。
2、打印功能
為了能夠?qū)y量數(shù)據(jù)打印出來，我們采用了TL58打印機，該打印機小型、輕便、我們使用并口打印，控制也非常的方便。它帶國家一、二級字庫，可以滿足一般打印的需求。
3、串口通信功能
為了適應(yīng)網(wǎng)絡(luò)化的趨勢，為了能夠進行大批量的數(shù)據(jù)統(tǒng)計與分析我們設(shè)計了此與上位機進行通訊的串行數(shù)據(jù)接口。我們可以通過此串行接口，將一批運放的測量參數(shù)上傳到上位機，然后進行統(tǒng)計分析，對這一批運放的性能參數(shù)給出有效的估計。這在實際的科研、生產(chǎn)中比只測量一兩個放大器的參數(shù)具有更大的意義。我們還可以通過上位機控制下位機測量相應(yīng)的參數(shù)，并在顯示屏上顯示下位機無法顯示的參數(shù)（如波特圖、對正弦信號相應(yīng)的頻譜）具有虛擬儀器的功能。
三、各子模塊的設(shè)計
（一）輸入電壓4～40mV、輸入電流0～4mA量程轉(zhuǎn)換：
量程轉(zhuǎn)換通過繼電器和程控放大器相結(jié)合實現(xiàn)。繼電器切換大量程；程控放大器切換小量程，最終將信號的幅度控制在1-3.3V之間，這樣既可以使小信號測量時有效位數(shù)增多，又克服了測量大信號量程不足的限制；保證了測量的精度和范圍，實現(xiàn)等精度測量。
圖3-3-1 DDS外圍電路 （四）單位增益帶寬測試：
在該功能中需要40KHZ--4MHZ的掃頻信號，我們通過FPGA和外部鎖相環(huán)對30MHz的系統(tǒng)時鐘進行程控分頻和倍頻生成，從而使產(chǎn)生的頻率可以進行數(shù)字控制，而且極其穩(wěn)定。為了測試放大器的截止頻率，我們需要檢測單位增益組態(tài)的放大器對掃頻信號的響應(yīng)情況。對于如此高頻的信號我們不能采用A/D采樣方法處理了，而是采用RMS真有效值轉(zhuǎn)換的芯片，進過實驗的測試我們最終選用AD637芯片。它的標定響應(yīng)頻率為6MHZ。我們對其進行了檢測，該芯片完全符合我們的需求。
圖3-1-1 程控放大器原理圖（自動量程轉(zhuǎn)換）
（二）靜態(tài)參數(shù)與動態(tài)參數(shù)的
評論