利用TDR (時域反射計)測量傳輸延時
加入技術(shù)交流群
從圖5數(shù)據(jù)可以得出以下幾點結(jié)論：
- 輸入信號為階躍函數(shù)。這次仿真中，階躍幅度為0.5V。以此模擬CSA8000產(chǎn)生的TDR信號。
- 時間代表模型中不同單元的延時：
- 第1級表示發(fā)生器的12in電纜。延時大約為3ns，是實際延時的兩倍。實際電纜延時為1.5ns。
- 第2級表示DATA1 PCB引線。延時大約為2ns，PCB延時為該值的一半，或1ns。
- 其它延時為脈沖通過DATA1 PCB引線的反射。
- Y軸反映了不同元件的阻抗，單位為伏特，可轉(zhuǎn)換為阻抗。
- X軸為單次輸入階躍信號造成的模擬信號反射，參照圖1對信號進行比較。這些信號的長度代表通過不同元件的延時。
MAX9979的傳輸延時測量
按照以下六個步驟進行傳輸延時測量。
第1步：測量連接DUT1節(jié)點到CSA8000垂直輸入的2in長SMA電纜的延時(圖6)。
圖6. 2in SMA電纜的CSA8000 TDR
測量時：
- 將2in長SMA-SMA電纜連接至80E04 TDR模塊的一路輸入，另一端保持開路。
- 利用TDR的下拉菜單進行測量。
- 注意，這看起來很像圖1中的“開路”示例。此處測得的延時為804ps，由于是兩倍的電纜延時，所以電纜延時為402ps。
- 還需注意的是，第2級階躍實際為頂部和底部之間的一半。根據(jù)TDR原理，表示2in長度電纜實際阻抗為50Ω。
- 這條2in電纜是我們測量延時的通路之一。
第2步：測量DATA1輸入信號的PCB引線延時/阻抗。
圖7. DATA1 PCB TDR阻抗測量
從該數(shù)據(jù)可以獲得以下幾項信息：
- 圖7與圖5中的仿真曲線相同，證明了模型的準確性。
- 光標用于測量線路阻抗。第1級階躍為49.7Ω，代表CSA8000電纜。與我們的預(yù)期結(jié)果一致。
- 第二光標顯示97.8Ω，為MAX9979內(nèi)部DATA1/NDATA1兩端的100Ω電阻(參見圖4)。與我們的預(yù)期結(jié)果一致。
- 第2級階躍阻抗不是50Ω。這一級為DATA1 PCB阻抗，大約為63Ω。這意味著DATA1和NDATA1的PCB引線不是我們所希望的50Ω。
- 大幅值為150Ω，是額外的50Ω電纜和100Ω電阻，只存在于第3級反射。
該測量可以簡化為：
- 將12in SMA電纜的一端連接至CSA8000。將電纜另一端連接至MAX9979EVKIT的DATA1 SMA輸入連接器。
- 將NDATA1的SMA連接器通過SMA接地，從圖4可以看出這一點。12in SMA電纜的長度與延時測量無關(guān)，但應(yīng)盡可能短。
- 無需對MAX9979EVKIT供電。該測量針對焊接到電路板上的MAX9979進行，但不需要上電。有些用戶更喜歡使用沒有焊接器件的電路板進行測量。斷開MAX9979將產(chǎn)生更清晰的3級階躍信號，仿真圖1所示開路狀態(tài)。兩種配置下，實際時間測量結(jié)果相同。
圖8. 波形與圖7相同，但為擴展后的波形，測量延時。
圖8所示，測量第2級階躍—DATA1 PCB引線延時。注意：
- 第1級階躍為電纜，我們對其延時并不感興趣。
- 測量值為1.39ns，PCB延時為該值的一半，或為0.695ns。這一延時確實大于模型的延時，但我們僅利用模型估算延時加以比較。
- 測量在信號的傾斜沿進行。這些傾斜沿代表電路板SMA和MAX9979 DATA1引腳的電容效應(yīng)。因此，在這些傾斜沿之間進行測量能夠確保測試結(jié)果包含了SMA和PIN延時。還需注意的是，波形中存在凸峰：這是SMA連接器與電路板之間的電感產(chǎn)生的。由此，需要在凸峰之前進行測量，以確保獲取完整的電路板延時。進一步的TDR測量讀數(shù)將突顯這些電容和電感造成的傾斜沿和凸峰。
第3步：測量DUT1輸出信號的PCB引線延時/阻抗。
圖9. DUT1 PCB TDR延時和阻抗測量
圖9所示示波器波形是采用與圖7、圖8相同的設(shè)置產(chǎn)生的。我們現(xiàn)在采用一條2in長SMA電纜連接CSA8000 80E04模塊和MAX9979EVKIT的DUT1 SMA。注意：
- 第1級階躍表示2in電纜。TDR信號為0.5V，第1級階躍為250mV。說明我們電纜的阻抗為50Ω，與預(yù)期情況一致。
- DUT1延時是在兩
接地電阻相關(guān)文章:接地電阻測試方法
評論