應(yīng)用32通道256級灰度高壓驅(qū)動芯片HV632

hv632是supertex公司2003年推出的一種80 v，32通道顯示器驅(qū)動芯片，具有256級灰度控制能力，是為平板顯示器設(shè)計的。采用該公司的hvcmos技術(shù)，5v cmos輸入，內(nèi)含全集成低壓cmos邏輯，支持較高顯示分辨率的脈寬調(diào)制灰度轉(zhuǎn)換。hv632還有一條8位數(shù)據(jù)總線，適用于快速移動的顯示圖像和每個顯示象素有256級灰度的分辨[1]。另外他還有10 mhz的頻移和計數(shù)時鐘頻率，20 mhz的數(shù)據(jù)傳送速率以及輸出極性控制等特點。

1 hv632的引腳功能

hv632的引腳排列如圖1所示，其采用三邊64引腳封裝，管腳功能如下：

1～3腳(n／c)：一般為空，不連接；

4～19腳(hvoutl7～hvout32)：高壓輸出；

20～21腳(gnd)：低壓數(shù)字地信號；

22腳(hvgnd)：高壓地信號；

23腳(vpp)：高壓電源信號，取值為12～80 v之間；

24腳(csi)：片選輸入信號，該信號使能時，本芯片接收數(shù)據(jù)輸入；

25腳(cso)：片選輸出信號，一般該信號與csi同對出現(xiàn)，作用是選通下一塊芯片，在這兩個引腳的作用下， hv632芯片不只能單片使用，還可以多片相連接使用；

26腳(blank)：輸入信號，具有重置計數(shù)器和高壓輸出的功能。當blank為高電平時，計數(shù)器被重置，32路的高壓輸出全為低電平；

27～30腳(dl～d4)：二進制數(shù)據(jù)總線輸入；

31腳(count clock)：輸入到計數(shù)器的計數(shù)時鐘信號，頻率最大不超過10 mhz；

32腳(pol)：輸出極性控制信號，在該hv632芯片中，pol為高電平或者為低電平時，高壓輸出hvout極性相反；

33腳(load count)：初始化計數(shù)器的一個輸入信號；

34腳(shift clock)：移位時鐘信號，雙沿觸發(fā)，也即在該信號的上升沿和下降沿都讀入8位數(shù)據(jù)總線輸入信號，頻率最大不超過10 mhz；

35腳(n／c)：一般為空，不連接；

36～39腳(d5～d8)：二進制數(shù)據(jù)總線輸入；

40腳(vdd)：數(shù)字電源信號，取值為4.5～5.5 v之間；

41～42腳(n／c)：一般為空，不連接；

43腳(vpp)：高壓電源信號；

44腳(hvgnd)：高壓地信號；

45腳(n／c)：一般為空，不連接；

46～61腳(hvoutl～hvoutl6)：高壓輸出；

62～64腳(n／c)：一般為空，不連接；

2 hv632的結(jié)構(gòu)原理

hv632的結(jié)構(gòu)框圖如圖2所示。根據(jù)結(jié)構(gòu)圖簡述其工作原理：8位二進制總線數(shù)據(jù)通過d1～d8口輸入到data latch(數(shù)據(jù)鎖存器)中，在移位時鐘(shift clock)的上下沿分別進行鎖存，每16個shift clock脈沖為一組，因此可以鎖存32個8位二進制數(shù)據(jù)，在第一個shift clock脈沖的上升(或下降)沿讀入的數(shù)據(jù)鎖存到data latch1，并與高壓輸出hvout1相對應(yīng)，依此類推，最后一個8位二進制數(shù)據(jù)鎖存到data latch32中，并與高壓輸出hvout32相對應(yīng)。每一個數(shù)據(jù)鎖存器鎖存的數(shù)據(jù)都會在comparator(比較器)中與8 b counter(8位計數(shù)器)的輸出進行比較，當鎖存器中的數(shù)據(jù)與8位計數(shù)器的輸出相匹配時，高壓輸出hvout跳變。因為該8位計數(shù)器是一個可逆計數(shù)器，所以在一個完整的可逆計數(shù)周期內(nèi)，會有兩次相匹配的情況，隨著d～d8輸入的不同，輸出的脈沖寬度會隨之改變，從而達到脈寬調(diào)制的作用。

2.1 logic部分

圖2所示的hv632結(jié)構(gòu)框圖中含有2個logic部分，其中一部分指的是連接比較器和異或門的邏輯部分，該部分的電路實際上就是一個帶有置位功能邊沿的d觸發(fā)器，置位信號通過blank作用，blank為高時，高壓輸出全為低電平。另外，blank在計數(shù)器中也有作用，因此，在介紹該芯片引腳功能時指出，blank信號具有重置計數(shù)器和高壓輸出的功能。logic的另一部分指的是連接有輸入信號csi和shiftclk，輸出信號cso的部分。該電路的作用就是實現(xiàn)片選信號的輸入與輸出，每一個輸入信號csi脈沖的到來，都會產(chǎn)生一個片選輸出脈沖，每一個csi和cso信號之間都相隔16個shift clock脈沖，又因為shift clock是雙沿觸發(fā)，從而在一組csi和cso信號之間能夠讀入32個8位二進制數(shù)據(jù)，實現(xiàn)32通道的輸出。該 結(jié)構(gòu)的仿真波形如圖3所示。

2.2 高壓輸出部分

高壓輸出部分實現(xiàn)了低壓驅(qū)動高壓，其電路是模擬的，因此，利用spice語言進行了描述和模擬，最終結(jié)果顯示，該電路確實實現(xiàn)了低壓驅(qū)動高壓。其結(jié)構(gòu)利用spice語言描述如下：

仿真結(jié)果見圖4。

輸入信號存在這樣的邏輯關(guān)系a=c=～b，這是由和該結(jié)構(gòu)相連的前一個邏輯結(jié)構(gòu)的輸出決定的，3個輸入信號的電位最高均不超過5 v。由圖可以看出，當a為高電平時，輸出y=0；當a為低電平時，輸出y=vpp，vpp為80 v高壓，由此實現(xiàn)了低壓驅(qū)動高壓。

2.3 其他部分

data latch(數(shù)據(jù)鎖存器)采用由二選一選擇器組成的邊沿d觸發(fā)器實現(xiàn)數(shù)據(jù)鎖存：在cp的下降沿到來時，輸出q隨著輸入d的變化而變化；在cp的上升沿到來時，起到鎖存作用。該數(shù)據(jù)鎖存器結(jié)構(gòu)簡單，便于集成。

8b counter(8位計數(shù)器)是一種以二選一選擇器組成的觸發(fā)器作為其主體、帶有加減控制模塊的單時鐘結(jié)構(gòu)8位可逆計數(shù)器，具有異步置位功能。其置位信號就是blank，高電平有效。

2.4 hv632輸出波形

圖5所示即為hv632芯片的輸出波形，圖中d8～d1即為8 b counter所輸出的8位計數(shù)結(jié)果，仿真時8位數(shù)據(jù)總線的輸入ds-d1選11111101，在t1時刻，計數(shù)器的輸出為00000010，正好是8位輸入信號的取反，此時，這兩組信號相匹配，輸出hvout22跳變。又由于計數(shù)器是可逆計數(shù)器，當d8-d1減到00000000后又再由00000000遞增，直到加到00000010，即t2時刻時再次匹配，這時hvout22又跳變。由圖中可以看出，t1到t2這段時間的脈沖寬度是由8位總線輸入決定的，隨著ds-d1的輸入的不同，輸出的脈沖寬度會隨之進行改變，從而達到脈寬調(diào)制的作用。

3 結(jié)語

hv632適用于平板顯示器，例如fed(場致發(fā)光顯示器)，支持較高顯示分辨率的脈寬調(diào)制灰度轉(zhuǎn)換。hv632不僅適用于fed，還適用于聚合體液晶、真空熒光管和電致發(fā)光，他還適用于高數(shù)據(jù)率的顯示應(yīng)用，特別適合需要達到20 mhz以上和高速率和輸出電壓在12～80 v之間的產(chǎn)品上。使用hv632還可減少總的元件數(shù)目，節(jié)省空間，同時還可減少損耗、發(fā)熱量以及費用等。