新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 一種新穎不帶電阻的基準(zhǔn)電壓源電路設(shè)計(jì)

一種新穎不帶電阻的基準(zhǔn)電壓源電路設(shè)計(jì)

作者: 時(shí)間:2011-03-09 來(lái)源:網(wǎng)絡(luò) 收藏
隨著集成電路的發(fā)展,一個(gè)高穩(wěn)定、高精度的基準(zhǔn)電壓源變得越來(lái)越重要。特別是在D/A,A/D轉(zhuǎn)換以及PLL電路中,溫度穩(wěn)定性和精度之間關(guān)系到整個(gè)電路的精確度和性能。
當(dāng)今設(shè)計(jì)的基準(zhǔn)電壓源大多數(shù)采用BJT帶隙基準(zhǔn)電壓源結(jié)構(gòu),以及利用MOS晶體管的亞閾特性產(chǎn)生基準(zhǔn)電壓源;然而,隨著深亞微米CMOS工藝的發(fā)展,尺寸按比例不斷縮小,對(duì)芯片面積的挑戰(zhàn)越來(lái)越嚴(yán)重,雙極型晶體管以及高精度電阻所占用的面積則成為一個(gè)非常嚴(yán)重的問(wèn)題。

在此,提出一種通過(guò)兩個(gè)工作在飽和區(qū)的MOS管的柵源電壓差原理,產(chǎn)生一個(gè)與絕對(duì)溫度成正比(PTAT)的電流,利用這個(gè)電流與一個(gè)工作在飽和區(qū)的二極管連接的NMOS晶體管的閾值電壓進(jìn)行補(bǔ)償,得到了一個(gè)低溫漂、高精度的基準(zhǔn)電壓源。

1 PTAT電流的產(chǎn)生

兩個(gè)工作在弱反型區(qū)的NMOS晶體管M1和M2的結(jié)構(gòu)如圖1所示。

其輸出電壓V0可以表示為:

式中:UT=kT/q;k為波爾茲曼常數(shù);△V表示實(shí)際中晶體管失配引入的誤差,是個(gè)常數(shù),這里忽略它的影響。由此得到:

式中:是由溫度決定的倍增因子,后面將對(duì)其溫度特性進(jìn)行討論。

對(duì)于NMOS晶體管M1和M2,其柵源電壓分別為Vgs1和Vgs2,那么圖3中電壓為:

如果利用前面提到的兩個(gè)工作在弱反型區(qū)的MOS管輸出電壓特性來(lái)控制兩個(gè)工作在飽和區(qū)的NMOS的柵極電壓Vgs1和Vgs2,使得:

式中:λ為比例常數(shù)。

將式(5)代入到式(3)可得:

對(duì)于參數(shù)KM1,它主要受晶體管遷移率λ的影響,通常被定義為:

式中:T為絕對(duì)溫度;α由工藝決定,典型值為1.5。將式(7)代人式(6)可得:

它為一個(gè)與溫度無(wú)關(guān)的常數(shù)。

通過(guò)上面分析可知,此方法可以得到一個(gè)與絕對(duì)溫度成正比(PTAT)的電流I1。具體實(shí)現(xiàn)電路如圖3所示。

圖3電路中,M3~M6四個(gè)PMOS晶體管工作在飽和區(qū),它們的寬長(zhǎng)比相同。M1和M2兩個(gè)NMOS晶體管工作在飽和區(qū),它們的寬長(zhǎng)比為(W/L)2/(W/L)1=m。通過(guò)調(diào)節(jié)電路,使得M7~M10四個(gè)NMOS晶體管工作在深線性區(qū)?,F(xiàn)在討論電路的工作原理。

對(duì)于X點(diǎn)和Y點(diǎn)的對(duì)地電壓,可以分別表示為:

通過(guò)式(5)和式(15)可以看出,在這個(gè)電路中,式(5)的系數(shù):

它是一個(gè)僅與器件尺寸有關(guān),而與溫度無(wú)關(guān)的常數(shù)。

通過(guò)式(9)和式(10)可知,此電路可以產(chǎn)生一個(gè)與絕對(duì)溫度成正比的電流。

2 基準(zhǔn)電壓的產(chǎn)生

對(duì)于一個(gè)工作在飽和區(qū)的二極管連接NMOS晶體管,如圖4所示,它的Vgs=Vds流過(guò)它的飽和漏電流為:

對(duì)于MOS管的閾值電壓Vth,它的一階近似表達(dá)式可以表示為:

式中:Vth0為MOS管工作在絕對(duì)零度時(shí)的閾值電壓;aVT為一個(gè)與溫度無(wú)關(guān)的常數(shù);T-T0為溫度變化量。對(duì)于一個(gè)MOS管的遷移率μn:它的大小可以表示為:

μn=μn0(T/T0)-m (19)

式中:μn0為絕對(duì)溫度時(shí)MOS管的遷移率值;T0為絕對(duì)零度;T為溫度變化量;m為比例變化因子,它的典型值為1.5。

令式(10)中I1為式(17)中的Id,即:I1=Id,將式(10)、式(18)和式(19)代人式(17)整理可得:

從式(21)可看出,如果適當(dāng)調(diào)節(jié)晶體管的寬長(zhǎng)比W/L,使得зVgs/зT=0,即:

便可以得到一個(gè)高精度、與溫度無(wú)關(guān)的Vgs,即Vref=Vgs=Vds。此思想設(shè)計(jì)的具體實(shí)現(xiàn)電路如圖5所示。

對(duì)圖5進(jìn)行分析,NMOS晶體管M1和M2通過(guò)Vgs1和Vgs2產(chǎn)生漏電流Id1,再通過(guò)電流源M3和M7,使得它流入二極管連接的NMOS晶體管 M12,產(chǎn)生一個(gè)基準(zhǔn)電壓源Vref。在圖5中,M3~M7五個(gè)晶體管尺寸相同,M1和M2晶體管的寬長(zhǎng)比比例為1:m。式(21)中的W/L為圖5中二極管連接M12管的寬長(zhǎng)比。

3 仿真結(jié)果

對(duì)圖3PTAT產(chǎn)生電路進(jìn)行仿真,可以得到圖6仿真結(jié)果。

從圖6仿真結(jié)果可以看出,流過(guò)M1管的漏電流與絕對(duì)溫度成正比,αI/αT△0.6。

對(duì)圖5基準(zhǔn)電壓源電路進(jìn)行仿真,可得如圖7所示結(jié)果。通過(guò)對(duì)圖7分析可知,在25℃時(shí),基準(zhǔn)電壓源的電壓約為1.094.04 V,在整個(gè)溫度范圍(-40~80℃)內(nèi),其溫度漂移系數(shù)為6.12 ppm/℃,滿足高精度基準(zhǔn)電壓源的設(shè)計(jì)要求。

4 結(jié) 語(yǔ)

在此,基于SMIC 0.18μm CMOS工藝,采用一階溫度補(bǔ)償作為基準(zhǔn)電壓補(bǔ)償,提出一種新穎的PTAT電流產(chǎn)生電路結(jié)構(gòu),以對(duì)二極管連接的NMOS晶體管的閾值電壓進(jìn)行補(bǔ)償,得到一個(gè)高精度基準(zhǔn)電壓源。該電路占用芯片面積小,精度高,可移植性強(qiáng),非常適用于當(dāng)今高精度的A/D,D/A和高精度運(yùn)放偏置電路。此電路已成功應(yīng)用于某款高速DAC芯片中。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉