簡化電路設計的高通過率、高精度ADC-AD974

作者：時間：2006-05-07 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

摘要：AD974是美國模擬器件公司生產的第一個200kSPS、4通道、16位數據采集系統(tǒng)。具有高通過率、低功耗、高精度等特性，此外，該器件還集成了外圍器件，并采用串行通訊方式，因而可極大地簡化數據采集電路的設計，非常適合于體積小、信號復雜的應用系統(tǒng)，如工業(yè)控制、醫(yī)療儀器等。本文介紹了AD974的特點，結構及應用設計。

AD974是一個四通道、16位串行通訊數據采集模數轉換器。該器件內含模擬輸入多路轉換器、高速16位采樣模數轉換器和+2.5V參考電壓。

1 內部結構及引腳

AD974的內部功能框圖如圖1所示。該芯片有28腳的DIP、SOIC和SSOP三種封裝形式。引腳分布如圖2所示。各引腳的功能說明見表1。

表1 AD974的主要引腳功能

引腳號	引腳號	功能說明
1	AGND1	模擬地。作為REF引腳的地參考點。
2-5， 25-28	VxA VxB	模擬輸入范圍選擇端。
6	BIP	雙極性偏移量。連接VxA輸入以提供雙極性的輸入范圍
7	CAP	參考緩沖輸出。在CAP與模擬地之間連接一個2.2μF鉭電解電容器
8	REF	參考輸入/輸出端。從該引腳可以獲得+2.5V內部參考電壓，也可以部參考電壓代替內部參考電壓。
9	AGND2	模擬地
10	R/C	讀取/轉換輸入端。用于控制轉換和讀模式。當CS為低時，在R/C的下降沿，AD974內部保持模擬輸入并開始轉換；在上升沿開始傳送轉換結果。
11	VDIG	數字電源端。通常為+5V
12	PWRD	掉電模式輸入端。若將它置于高電平，則禁止轉換以達到降低電源消耗的目的，并把上一次的轉換結果存儲在片內移位寄存器中。
13	EXT/INT	數字時鐘選擇輸入端，決定器件采用內部時鐘還是外部時鐘。
14	DGND	數字地
15	SYNC	數字輸出幀同步端。只有在使用外部時鐘時它才起作用。
16	DATACLK	串行數字時鐘輸入或輸出端。
17	DATA	與DATACLK同步的串行數字輸出端。轉換結果存儲在片內寄存器上。
18，19	WR1 WR2	多路轉換器寫輸入端。這些輸入是通過內部或操作來產生混合多路轉換器的使能輸入，當WR1和WR2均為低電平時，將啟動多路轉換器。
20	CS	片選輸入端
21	BUSY	忙狀態(tài)信號輸出端。
22，23	A1，A0	通道選擇端。見表2
24	VABA	模擬電源端。通常為+5V

2 AD974的特性

表2 通道選擇

A1	A0	通道
0	0	AN1
0	1	AN2
1	0	AN3
1	1	AN4

AD974具有如下的特點：

●支持復雜的信號采集系統(tǒng)。具有四個單端的模擬輸入通道，能提供多種可設置的模擬輸入范圍，包括0V～4V、0V～5V或-10V～+10V；

●采用串行接口。與大多數微處理器的串行接口兼容，具有數據傳送效率高、數據連線少的特點；

●能保證常規(guī)的直流參數，如偏移、增益和線性等；同時也明確給定了SNR（信噪比）和THD（總諧波失真）等交流參數；

●采用模擬器件公司先進的雙CMOS（BiCMOS）工藝制造，該工藝能將高性能雙極性器件與CMOS晶體管結合起來；

●可簡化電路的設計，AD974由單電源+5V供電，并且只需較少的外圍電路。為了達到簡化電路設計的目的，AD974內部還集成了模擬輸入多路轉換器、高速逐次逼近開關電容ADC、時鐘電路和內部2.5V參考電壓電路等（參考電壓也可以由外部參考電路供應）；

●高通過率、低功耗。AD974可提供200kSPS的高通過率，而功率耗散最大卻只有120mW，因此其轉換速率可以高達2kSPS/mW。此外，在掉電模式下，AD974的功耗僅為50μW（典型值）。

3 應用設計

3.1 模擬輸入

AD974可以工作在三種不同的滿量程模擬輸入范圍，圖3中的（a）、（b）、（c）分別給出的-10V～+10V、0V～5V和0V～4V時模擬輸入與VXA、VXB之間的連接方式及額定輸入阻抗。AD974具有兩個模擬地（AGND1、AGND2）。而模擬輸入是以AGND1引腳為參考的。

使用具有一定阻抗的模擬輸入電路時，AD974可以由各種模擬放大器驅動。但為減小失真，非常有必要仔細選擇驅動電路的運放。圖4為AD974片內簡化了模擬輸入電路。

3.2 轉換控制

AD974的模數轉換由R/C、CS兩信號來控制。在R/C降為低電平時，若CS也為低電平，在至嫠經過50ns后，輸入信號將被保留在內部的電容陣列上并準備開始轉換。一旦轉換開始，BUSY信號將變?yōu)榈碗娖街钡睫D換完畢。圖5給出了基本的轉換時序圖。在內部，信號R/C和CS需進行或操作，但是對啊一信信號先變?yōu)榈碗娖阶鰹殚_始轉換的標志并沒有嚴格要求。唯一的要求是這兩個信號變?yōu)榈碗娖降臅r間延遲不得少于10ns。轉換完畢后，BUSY信號返回高電平，另一方面，AD974準備下一次轉換以確保能繼續(xù)跟蹤輸入信號。在某些情況下，將CS引腳保持低電平，而將R/C用于決定是開始轉換還是讀取數據。需要指出的是，在AD974上電后進行首次轉換時，其DATA輸出將是不確定的，轉換輸出需要經過一定時間之后才能穩(wěn)定下來。模數轉換可以使用由AD974的內部時鐘，也可以使用外部時鐘，這并不影響轉換結果的連續(xù)性。如果EXT/INT為低電平，則AD974被設置為內部數據移位時鐘模式；相反，如果EXT/INT為高電平，則AD974被設置為外部數據移位時鐘模式。

4 應用舉例

利用AD974與微處理器的接口電路可以很方便地測量傳統(tǒng)的直流信號，如果與數字信號處理器接口，則更適合于交流信號的處理。AD974了容易與絕大多數微處理器的串行或I/O端口連接。適當使用外部緩沖可以避免數字噪聲進行模數轉換器中。

4.1 與SPI的接口

圖6是AD974與帶串行外圍接口（SPI）的微控制器的接品電路框圖。該接口電路采用外部時鐘模式（EXT/INT=1），轉換脈沖來自于微控制器，AD974在該系統(tǒng)中做為從設備。轉換脈沖的初始化可以通過響應內部時鐘中斷而進行。輸出數據的讀取可以根據轉換信號的結束標志（變?yōu)楦唠娖剑﹣沓跏蓟?/P>

4.2 與ADSP2181的接口電路

圖7是AD974與ADSP2181數字信號處理器的接口電路框圖。在該數字采集信號系統(tǒng)中，AD974采用內部時鐘模式（EXT/INT=0），轉換命令由外部振蕩器提供。對于ADSP2181，SPORT可以看作非連續(xù)時鐘，為了使SPORT時鐘與外部非連續(xù)時鐘保持同步，在數據讀取操作的準備階段必須采取以下步驟：

（1）通過系統(tǒng)控制寄存器，啟用SPORT0；

（2）將SCLK分頻寄存器置0；

（3）通過將PFTYTE中與PF0和PF1的對應位分別置0和1而將PF0和PF1設置為輸出端口；

（4）通過PF0將RFS0置為低電平。然后通過程序把接收幀同步脈沖設置為高電平有效；

（5）通過PF1將CS置為低電閏，啟動AD974進行轉換；

（6）通過IMASK寄存器啟用SPORT0接收中斷；

（7）等待至少一個以上的轉換周期，忽略被接收的數據；

（8）通過PF1將CS置為高電平，禁止AD974進行轉換；

（9）等待大約一個轉換周期；

（10）通過PF0將RFS0置為高電平；

（11）通過PF1將CS置為低電平，啟動AD974進行轉換。

這樣，在隨后的轉換過程中，ADSP2181的SPORT0就會與外部非連續(xù)時鐘保持同步。