12位A/D轉(zhuǎn)換器ADS7864在電網(wǎng)諧波分析儀中的應(yīng)用

1 引言

隨著用電量的增加，電網(wǎng)的諧波污染變得日益嚴(yán)重，這就要求電力監(jiān)控設(shè)備能夠及時準(zhǔn)確地對電網(wǎng)諧波分量進(jìn)行監(jiān)測，在筆者研制的電網(wǎng)諧波分析儀中，使用ads7864對各相關(guān)點的波形信號進(jìn)行采集，實踐證明，ads7864的采樣精度及穩(wěn)定性是令人滿意的。

ads7864是burr-brown公司（已被德州儀器收購）開發(fā)的12位6通道a/d轉(zhuǎn)換器，其主要特點如下：

6個模擬輸入通道同時采樣與保持；

2μs轉(zhuǎn)換時間，500ks/s采樣速率；

全差分輸入；

功耗低，為50mw；

6個fifo寄存器；

全硬件控制。

2 內(nèi)部結(jié)構(gòu)和引腳說明

圖1所示為ad7864內(nèi)部結(jié)構(gòu)框圖，該器件含有2個2μs的逐次逼近模數(shù)轉(zhuǎn)換器，6個差分采樣與保持放大器、1個帶refin和refout引腳的+2.5v內(nèi)部電壓基準(zhǔn)以及1個高速并行接口。6個模擬輸入通道分成3對（a、b、c）。每個a/d轉(zhuǎn)換器都有3對輸入端（a0/a1、b0/b1、c0/c1），可以同時采樣、轉(zhuǎn)換，因此可以保持兩個模擬輸入信號的相對相位信息。每對通道都有一個保持信號（holda、holdb、holdc）使6個通道上的采樣可同時進(jìn)行，圖2為ads7864的引腳封裝圖，其引腳說明如圖1所示。

ads7864既可以使用內(nèi)部參考電壓源，也可以使用外部參考電壓源，從圖1可以看出，當(dāng)使用內(nèi)部2.5v參考電壓源時，refout引腳應(yīng)該連接至refin引腳，這是一種常用方式，當(dāng)輸入模擬信號為2.4v-5.2v之間時，可以使用1.2v-2.6v范圍內(nèi)的外部參考電壓源。

ads7864只采用外部時鐘（clock），當(dāng)外部時鐘為8khz時，a/d采樣速率為500khz，與2μs的最小轉(zhuǎn)換時間相對應(yīng)。

3 工作及控制模式

與max197不同，ads7864不采用寄存器進(jìn)行轉(zhuǎn)換控制，而是完全依靠外部引腳進(jìn)行控制，雖然控制比較簡單，但是卻需占用部分硬件資源。

（1）a/d轉(zhuǎn)換的啟動

ads7864的轉(zhuǎn)換啟動控制使用holdx引腳（lolda、holdb、holdc），將一個或者所有的holdx信號拉低，則相應(yīng)通道x的輸入數(shù)據(jù)立即被置為保持模式，通道x的轉(zhuǎn)換隨即開始，如果其他通道已處于保持模式但還沒有開始轉(zhuǎn)換，通道x的轉(zhuǎn)換則需列隊等候直到上一輪轉(zhuǎn)換完成為止。如果在一個時鐘周期內(nèi)不止一個通道進(jìn)入保持模式，并且holda也是被觸發(fā)的保持信號時，通道a將首先開始轉(zhuǎn)換，接著是通道b，最后是通道c，一旦某個特定的保持信號變?yōu)榈?，其隨后的脈沖被忽略，直到這次轉(zhuǎn)換完成或器件復(fù)位。

在轉(zhuǎn)換完成時（busy信號變高），采樣開關(guān)將關(guān)閉并且對選擇的通道進(jìn)行采樣，延遲隨后的轉(zhuǎn)換，以便對ads7864的輸入電容完全充電，延遲時間取決于驅(qū)動放大器，但應(yīng)該至少有175ns。

（2）轉(zhuǎn)換結(jié)果的讀取

ads7864有3種不同的數(shù)據(jù)輸出模式，用a2、a1和a0引腳選擇，如表2所列。

第一種是地址模式，在（a2a1a0）=從000到101時，可以直接對特定的通道尋址，該通道的地址在rd的下降沿之前應(yīng)保持至少10ns，并且只要rd為低就不能改變。

第二種是循環(huán)模式，在（a2a1a0）=110時，接口以循環(huán)模式工作，此時，數(shù)據(jù)在第一個rd信號時從通道a0讀取，接著是通道a1，隨后是b0、b1、c0，最后是c1（再次讀取a0之前），在一個復(fù)位信號之后或者對器件上電之后，通道a0的數(shù)據(jù)首先輸出。

第三種是fifo模式，在（a2a1a0）=111時，該模式中，先讀取首先被轉(zhuǎn)換的數(shù)據(jù)，此時，如果某個特定的通道最受關(guān)注、轉(zhuǎn)換較頻繁（例如，獲取特定通道的歷史記錄），則每個通道就有3個輸出寄存器用于存儲數(shù)據(jù)。

ads7864的輸入為16位、12位輸出數(shù)據(jù)存儲于db11（最高有效位）到db0（最低有效位）。當(dāng)db11-db0輸出有效數(shù)據(jù)時，db15為1，這點對于fifo模式非常重要，在db15變?yōu)?之前可以讀取有效數(shù)據(jù)。db14、db13、db12輸出通道地址，其具體信息與表2中a2、a1、a0的地址設(shè)置相對應(yīng)。

為了增加設(shè)計的靈活性，ads7864支持不同寬度的數(shù)據(jù)總線。當(dāng)數(shù)據(jù)寬度控制端byte被置為高電平時，ads7864的16位數(shù)據(jù)輸出端直接與16位數(shù)據(jù)總線相連，當(dāng)byte端被置為低電平時，可以與8位數(shù)據(jù)總線連接，在第一個dr信號時低8位數(shù)據(jù)在輸出引腳db7到db0讀取，第二個rd信號時則讀取高8位數(shù)據(jù)。

4 在電網(wǎng)諧波分析儀中的應(yīng)用

電網(wǎng)諧波分析需要采集的數(shù)據(jù)包括三相線路的電壓、電流共6個量（對于每條輸電線路），在以往的開發(fā)過程中采用max197進(jìn)行數(shù)據(jù)采集,但是max197不具備多通道同時采樣保持功能，在轉(zhuǎn)換時不能保證6個模擬量采樣時間的一致性，影響了諧波分析的準(zhǔn)確性。

在諧波分析儀的設(shè)計中，使用了ti公司的定點數(shù)字信號處理器tms320f206（采用20mhz有源晶體振蕩器作為外部時鐘）進(jìn)行數(shù)據(jù)采集控制和分析，由于dsp需要對采樣數(shù)據(jù)進(jìn)行每周期64點的連續(xù)fft變換，運算比較復(fù)雜，所以最理想的采樣數(shù)據(jù)位數(shù)應(yīng)該為12位，留出4位作為運算時的溢出保護(hù)位，而不需要在軟件設(shè)計過程中頻繁地進(jìn)行歸一化處理，由于12位精度的ads7864具有6通道同時保持放大、適中的轉(zhuǎn)換速率與精度以及雙極性輸入等特點，非常使用于電網(wǎng)諧波分析儀的數(shù)據(jù)采集。tms320f206（以下簡稱f206）與ads7864的接口示意圖如圖3所示。

在許多相關(guān)文獻(xiàn)中，為保證dsp運行速度與a/d轉(zhuǎn)換器響應(yīng)速度相匹配，往往采用片內(nèi)i/o口與a/d轉(zhuǎn)換器接口，依靠軟件實現(xiàn)a/d轉(zhuǎn)換器的片選（cs）與數(shù)據(jù)讀取控制（rd），這種方式雖然可保證操作的可靠性，但同時也占用了dsp上的i/o口資源，而且具有接口連接的a/d轉(zhuǎn)換器數(shù)量非常有限。

經(jīng)過仔細(xì)分析，在電網(wǎng)諧波分析儀的硬件設(shè)計中f206與ads7864仍然采用了傳統(tǒng)的地址譯碼片選的接口方式，將f206的i/o空間選擇端is與地址線ad12-ad15先輸入可編程邏輯器件gal22v10，再輸出片選信號cs，f206的rd端直接與ads7864的讀數(shù)據(jù)控制端dr端連接。

由于f206外部數(shù)據(jù)總線為16位，可將ads7864的輸出數(shù)據(jù)寬度控制端byte接地，16位輸出直接與f206的數(shù)據(jù)總線相連。

由于在電網(wǎng)諧波分析中要求同時對三相電壓、電流信號進(jìn)行采集，所以ads7864的采樣保持啟動控制端holda、holdb、holdc直接與f206的io1端連接，當(dāng)io1輸出低電平時，同時啟動三組6路信號的采樣保持并進(jìn)行轉(zhuǎn)換。

在諧波分析儀的設(shè)計中，ads7864的數(shù)據(jù)讀取采用地址模式，每次轉(zhuǎn)換結(jié)束后，由ads7864的busy端通過反相器向f206的int2端發(fā)出中斷信號，完成一次6路信號的采樣轉(zhuǎn)換共響應(yīng)3次中斷，在每次中斷服務(wù)程序中讀取相應(yīng)地址的轉(zhuǎn)換數(shù)據(jù)。

5 結(jié)束語

根據(jù)筆者長期的設(shè)計體會，在dsp與a/d轉(zhuǎn)換器接口的硬件與軟件設(shè)計過程中，有幾個帶有共性的問題需要引起足夠的重視：

（1）地址建立時間對接口的影響

在微處理器系統(tǒng)中為保證正確讀取數(shù)據(jù)，在讀數(shù)據(jù)控制信號rd有效前，需要提前建立地址中線信號，這一時間稱為地址建立時間，40mhz主頻時，f206的地址建立時間最小值為8.5ns，而ads7864要求的地址建立時間至少為10ns（使用8mhz外部時鐘時，下同）。顯然，由于地址建立時間的約束，f206在40mhz主頻時不能采用傳統(tǒng)的地址譯碼片選方式與ads7864接口，為保證時序的要求，必須使用i/o口。

當(dāng)f206工作在20mhz主頻時，地址建立時間為21ns，則可以采用傳統(tǒng)的地址譯碼片選方式與ads7864接口，這也是本文實際應(yīng)用的接口方式。

（2）數(shù)據(jù)建立時間對接口的影響

為保證微處理器可靠地讀取數(shù)據(jù)，在距讀數(shù)據(jù)控制信號rd上升沿一段時間時，數(shù)據(jù)就應(yīng)穩(wěn)定地出現(xiàn)在數(shù)據(jù)總線上，這一時間稱為數(shù)據(jù)建立時間，在ads7864中，要求讀數(shù)據(jù)控制信號rd和片選信號cs在輸出數(shù)據(jù)有效前必須保持低電平至少30ns，但是當(dāng)工作在20mhz主頻時，f206的讀數(shù)據(jù)控制信號rd所能提供的數(shù)據(jù)建立時間在20mhz主頻時最少為30ns，顯然是不能可靠滿足要求的，必須使用f206的軟件狀態(tài)等待發(fā)生器來產(chǎn)生等待信號以讀取數(shù)據(jù)。

綜上所述，在dsp與a/d轉(zhuǎn)換器的接口設(shè)計中，只要仔細(xì)分析并充分考慮dsp運行速度與a/d轉(zhuǎn)換器響應(yīng)時間之間的關(guān)系，并充分發(fā)揮dsp上軟件等待狀態(tài)發(fā)生器的作用，完全可以采用傳統(tǒng)的地址譯碼片選方式實現(xiàn)dsp與a/d轉(zhuǎn)換器之間的可靠接口，從而節(jié)約寶貴的i/o口資源。