新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 基于TLV1562的四通道高速實時數(shù)據(jù)采集系統(tǒng)

基于TLV1562的四通道高速實時數(shù)據(jù)采集系統(tǒng)

作者: 時間:2009-12-31 來源:網(wǎng)絡(luò) 收藏

引言

  在雷達雜波對消器設(shè)計中,傳統(tǒng)的方法是采用中頻對消,即雜波的抑制在中頻上實現(xiàn)。早期的中頻對消器常采用SAW和CCD等模擬延時線。由于數(shù)字信號處理所具有的突出優(yōu)點,尤其是數(shù)字集成電路的發(fā)展以及可編程邏輯器件功能的日益強大,使得數(shù)字式矢量對消器成為當(dāng)前及今后的主要工作模式。 而對雷達信號的采集與處理成為最為關(guān)鍵的環(huán)節(jié),在設(shè)計中筆者選擇了10位高速低功耗可重配置,在較低成本下實現(xiàn)了多通道處理。

系統(tǒng)設(shè)計與實現(xiàn)

  系統(tǒng)框圖如圖1所示,以為核心的前端采集系統(tǒng)是整個系統(tǒng)的一部分。整個系統(tǒng)由信號調(diào)理、信號采樣、高速信號處理(數(shù)字對消)以及波形回放等組成。信號調(diào)理電路是對經(jīng)相干檢波送來的信號進行壓縮調(diào)整以滿足的采樣電平;信號采樣是完成模擬信號的數(shù)字化(由TLV1562完成);高速數(shù)字信號處理是在CPLD內(nèi)完成數(shù)字式對消算法;由AD7533構(gòu)成的波形回放部分是將對消處理過的信號送到顯示屏顯示。

信號調(diào)理電路與A/D參考基準(zhǔn)源

  由于對于規(guī)定的電源電壓AVDD,TLV1562的模擬輸入信號的范圍為0.8V(AVDD-1.9伏),所以必須要對相干檢波出來的模擬信號進行處理,使其滿足要求。設(shè)計中,采用如圖2所示的調(diào)理電路,R4用來調(diào)整輸入信號SIG4的幅度范圍,Vr-是由TL431調(diào)整出來的一個基準(zhǔn)電壓,用來控制信號的直流電壓。

  TLV1562有兩個基準(zhǔn)輸入引腳—REFP和REFM。這兩個引腳上的電平分別是產(chǎn)生滿度和零度讀數(shù)的模擬輸入的上下限。根據(jù)要求基準(zhǔn)電壓必須滿足下列條件:

VREFP=AVDD-1V

AGND+0.9VVREFM

3V>=(VREFP-VREFM)>=0.8V

  所以設(shè)計中采用圖3所示的基準(zhǔn)設(shè)計。通過調(diào)整R31和R32,使VREFP與VREFM滿足上訴要求。

采集系統(tǒng)

  CPLD與TLV1562的接口時序圖見圖4。DISTANCE_PULSE是距離門脈沖,周期為512μs(80Km)或1024μs(160Km),SAMPLE_PULSE是采樣開始脈沖,一旦監(jiān)測到其上升沿采集系統(tǒng)就開始啟動,START被置為高電平,TLV1562的CS置為低。WR、RD、INT的時序圖是TLV1562的內(nèi)部轉(zhuǎn)換模式時序圖。當(dāng)WR出現(xiàn)兩次低電平后,便完成了對寄存器CR0和CR1的配置,即實現(xiàn)了A/D轉(zhuǎn)換的初始化。A/D轉(zhuǎn)換結(jié)束,輸出低電平信號INT有效,信號RD讀取A/D轉(zhuǎn)換結(jié)果并復(fù)位INT信號,完成一個轉(zhuǎn)換周期,并開始準(zhǔn)備下一次轉(zhuǎn)換。

  由于TLV1562芯片是可配置A/D轉(zhuǎn)換器,所以如何利用CPLD實現(xiàn)對TLV1562的配置與讀寫是關(guān)鍵技術(shù)之一。對于TLV1562的讀寫控制易于實現(xiàn),而對于其配置,由于是對四通道循環(huán)采集,較為復(fù)雜。在TLV1562中有兩個寄存器需要配置,也就是要有兩次寫,而每次配置的數(shù)據(jù)還不一樣,所以應(yīng)該在每次寫的時候都應(yīng)相應(yīng)的提供數(shù)據(jù)。整個配置過程用語言采用有限狀態(tài)機的方式來實現(xiàn)。定義5個狀態(tài):st0,st1,st2,st3,st4,st0是空閑態(tài),st1,st2,st3,st4是對應(yīng)相應(yīng)采集通道的狀態(tài),INDEXREG[1..0]是用來監(jiān)測寫信號的第幾次寫的標(biāo)識碼。 程序如下:

type states is (st0,st1,st2,st3,ST4);

signal current_state,next_state :states :=st0;

signal indexreg:STD_LOGIC_vector(1 downto 0);

signal chanel_data: STD_LOGIC_vector(9 downto 0);

begin

indexreg=index_reg; cs=not start;

process(current_state,indexreg,ad_ale)

begin

if ad_ale='0' then

chanel_data="ZZZZZZZZZZ";

else

if indexreg="10" then

chanel_data="0100000100";

else

case current_state is

when st0=>ad_end='0'; chanel="00";

next_state=st1;

chanel_data="0011000000";

when st1=> ad_end='0';chanel="01";

next_state=st2;

chanel_data="0011000001";

when st2=> ad_end='0';chanel="10";

next_state=st3;

chanel_data="0011000010";

when st3=> ad_end='1';chanel="11";

next_state=st0;

chanel_data="0011000011";

when st4=> next_state=st0;

chanel_data="0011000000";

when others=> ad_end='1'; next_state=st0;

chanel_data="0011000000";

end case;

end if;

end if;

end process;


結(jié)語

  文中詳述了基于TLV1562和EP1K100的多通道高速采集系統(tǒng)的設(shè)計及實現(xiàn)方法,將該采集系統(tǒng)應(yīng)用到雷達數(shù)字式對消器中,結(jié)果證明精度和速度都能滿足要求。實現(xiàn)了在較低的成本下實施多通道處理。



關(guān)鍵詞: TLV1562 VHDL 數(shù)據(jù)采集

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉