GPON脈沖模式接收器的低功率解決方案

　　為第一英里客戶(小型商業(yè)和家庭)提供支持語(yǔ)音、視頻和數(shù)據(jù)三重應(yīng)用的寬帶業(yè)務(wù)正在不斷發(fā)展。這個(gè)FTTx發(fā)展中的關(guān)鍵因素是GPON(吉比特?zé)o源光網(wǎng)絡(luò))，這是一種基于光纖的網(wǎng)絡(luò)，可為DSL和有線等現(xiàn)有解決方案提供更高帶寬備選方案。FTTx是指第一英里應(yīng)用系列，如光纖到戶(FTTH)、光纖到樓(FTTB)、光纖到路邊(FTTC)等。

　　在下游數(shù)據(jù)速率高達(dá)2.5Gbps以及要求利用現(xiàn)有電信基礎(chǔ)設(shè)施的情況下，GPON網(wǎng)絡(luò)被證實(shí)是這些第一英里應(yīng)用的普遍選擇。由于其帶寬效率的提高，預(yù)計(jì)GPON將取代EPON(以太網(wǎng)無(wú)源光網(wǎng)絡(luò))而作為未來(lái)第一英里網(wǎng)絡(luò)的技術(shù)選擇。

　　GPON：功能觀察

　　基于這種對(duì)現(xiàn)有基礎(chǔ)設(shè)施的重用，GPON是一種時(shí)分多工(TDM)系統(tǒng)。這里，終端用戶在能夠傳輸來(lái)自遠(yuǎn)程終端的數(shù)據(jù)期間被分配了時(shí)隙。如圖1所示，GPON中有兩個(gè)主要數(shù)據(jù)流。下游方向從OLT(光線路終端)流向?qū)?shù)據(jù)廣播至多個(gè)ONU(光網(wǎng)絡(luò)單元)的分光器。在上游方向，過(guò)程則相反。

　　圖1

　　每個(gè)用戶(ONU)都分配了時(shí)隙以傳輸數(shù)據(jù)，這些數(shù)據(jù)隨后與單個(gè)光纖上的其它數(shù)據(jù)相結(jié)合，并被發(fā)送至局端設(shè)備(這就是OLT)。由于ONU一般彼此隔開(kāi)，并且源于ONU的數(shù)據(jù)由脈沖組成，因此用戶將遇到由多個(gè)ONU的不同光纖長(zhǎng)度引起的上游數(shù)據(jù)中固有的相變問(wèn)題。OLT的挑戰(zhàn)在于正確地“排列”每個(gè)ONU，并成功地同步上游光纖鏈路的每個(gè)數(shù)據(jù)脈沖。

　　在OLT端，處理上游流量中的這些高速數(shù)據(jù)脈沖的鎖定時(shí)間要求非常嚴(yán)格(GPON一般為50位次)，而傳統(tǒng)的XAUI或基于SONET/SDH的SERDES允許更長(zhǎng)的鎖定時(shí)間(上升位次)。因此，用戶需要采用專(zhuān)門(mén)的離散脈沖模式接收器(BMR)。但是傳統(tǒng)的BMR的功耗往往非常大，并且不易升級(jí)，這會(huì)產(chǎn)生不理想的占位面積，最終引起額外的系統(tǒng)成本。

　　直到最近仍未出現(xiàn)這些專(zhuān)門(mén)BMR的備選方案。但是隨著具有支持高達(dá)2Gbps速度的快速鎖定、低延遲、集成BMR能力的FPGA的出現(xiàn)，這種局面正在發(fā)生改變。

　　理想的BMR

　　如上所述，BMR必須滿足一組專(zhuān)門(mén)的要求，以應(yīng)對(duì)上游流量的動(dòng)態(tài)特性。理想情況下，BMR必須具有極快的鎖定時(shí)間，并支持高速串行數(shù)據(jù)速率，同時(shí)維持最小的占位面積和最低的功耗。雖然傳統(tǒng)BMR已經(jīng)提供了GPON所需的數(shù)據(jù)性能，但是卻存在成本、功率和板空間折衷問(wèn)題。另一方面，FPGA過(guò)去提供了靈活性和所需的高集成度，但是其SERDES未能滿足GPON所要求的鎖定時(shí)間和數(shù)據(jù)速率。

　　理想的解決方案應(yīng)為BMR和FPGA的結(jié)合。這種解決方案現(xiàn)已經(jīng)出現(xiàn)，這得益于如今的FPGA的I/O能力。與傳統(tǒng)BMR器件相比，這些可編程平臺(tái)逐個(gè)管腳地終止上游PON流量的獨(dú)特能力提供了具備成本效益的可升級(jí)解決方案。

　　迄今為止使用最普遍的技術(shù)是利用FPGA邏輯對(duì)傳入的數(shù)據(jù)進(jìn)行過(guò)采樣。這種方法雖然成功，但也容易引起性能和功率問(wèn)題。終止PON的備選方法由LatticeSC系列這樣的FPGA提供。這些器件在每個(gè)I/O單元內(nèi)整合了專(zhuān)門(mén)的邏輯，這種邏輯可以在不使用FPGA邏輯的情況下動(dòng)態(tài)地適應(yīng)不同的線路情況。

　　每個(gè)I/O單元內(nèi)都嵌入了一個(gè)輸入延遲時(shí)鐘(INDEL)和自適應(yīng)輸入邏輯(AIL)，它們可以共同動(dòng)態(tài)地補(bǔ)償定時(shí)/相位變化，從而實(shí)現(xiàn)每管腳高達(dá)2Gbps的速度(圖2)。最終結(jié)果是支持快速鎖定時(shí)間和傳統(tǒng)BMR性能，但處在一個(gè)高度集成的低功率可編程平臺(tái)的完整I/O系統(tǒng)。