嵌入式開發(fā)中的S3C2410初始化

作者：時間：2013-12-05 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

S3C2410的初始化代碼主要涉及到對系統(tǒng)主要模塊的配置、運行環(huán)境的建立、系統(tǒng)時鐘、MMU等模塊的配置，下面按執(zhí)行順序依次都各個部分進行分析：

l程序入口：（ResetHandler）

在程序一開始，首先進行的一些操作主要保證初始化程序能夠順利的運行，因此主要包括關(guān)閉WDT、中斷，配置鎖相環(huán)等。

l配置memory接口

memory接口是確保數(shù)據(jù)訪問正確的基本保障，此處主要配置SFR寄存器中0x48000000開始的memory接口寄存器組，確保每個bank的位寬、訪問類型（waitable）以及時序參數(shù)正確。如果沒有特別的要求，一般來說時序參數(shù)使用默認值即可。

l初始化堆棧

ARM 有6種運行模式，必須為每一種模式提供獨立的堆?？臻g，在堆棧設(shè)置之前是不能進行C函數(shù)的調(diào)用的。arm的堆棧模式是從高地址遞減的，我們可以將堆棧的首地址設(shè)在0x33ff8000處，往低依次為FIQ、IRQ、Abort、Undef、SVC，其中SVC和User模式不予區(qū)分。堆棧大小一般可在頭文件或者當前文件中修改。

l運行空間的初始化

這段代碼主要完成兩個功能，一是將RW數(shù)據(jù)搬運到RW空間（我們生成ROM鏡像時，RW數(shù)據(jù)是跟在RO數(shù)據(jù)之后的），二是初始化ZI數(shù)據(jù)段。當然，這段代碼存在的前提是代碼的運行環(huán)境只是標準的兩段式：一段RO空間和一段RW空間；并且在C程序入口時沒有調(diào)用編譯器的鏈接庫（__main）。后者已經(jīng)提供相應(yīng)的功能，并且支持更加復(fù)雜的運行環(huán)境定義（使用SCF文件）。

l__rt_lib_init

在ADS1.2的環(huán)境中，如果在C入口沒有調(diào)用編譯器的鏈接庫（__main），那么在C程序一開始要調(diào)用該函數(shù)以初始化運行時的函數(shù)庫，以保證對ADS提供的某些庫函數(shù)能夠正常調(diào)用。

lMMU初始化

2410 的MMU支持1級＆2級地址映射，在我們目前的應(yīng)用中均采用1級section模式的地址映射，一個section的大小為1M，也就是說從邏輯地址到物理地址的轉(zhuǎn)變是這樣的一個過程：一個32位的地址，高12位決定了該地址在頁表中的index，這個index的內(nèi)容決定了該邏輯section對應(yīng)的物理section；低20位決定了該地址在section中的偏移（index）。

因此從0x0～0xffffffff的地址空間總共可以分成0x1000（4K）個section，頁表中每項的大小為32個bit，因此頁表的大小為0x4000（16K）。所有示例程序的頁表統(tǒng)一存放在地址0x33ff8000。

每個頁表項的內(nèi)容如下:

31 20 19 12 11 10 9 8 5 4 32 1 0

Section對應(yīng)的物理地址

NULL

Domain

注：最低兩位（10）是section分頁的標識。

AP：Access Permission，區(qū)分只讀、讀寫、SVC＆其它模式。

Domain：每個section都屬于某個Domain，一個有16個Domain，每個Domain的屬性由CP15的R3寄存器控制。在所有示例程序中，都只包含兩個Domain，一個是SFR地址以下（包括SFR）的空間，可訪問；另一個是SFR以上的空間，不可訪問。

C、B：這兩位決定了該section的cache＆write buffer屬性，這與該段的用途(RO or RW)有密切關(guān)系。不同的用途要做不同的設(shè)置。

C	B	具體含義
0	0	無cache，無寫緩沖，任何對memory的讀寫都反映到ASB總線上。對memory的操作過程中CPU需要等待。
0	1	無cache，有寫緩沖，讀操作直接反映到ASB總線上。寫操作CPU將數(shù)據(jù)寫入到寫緩沖后繼續(xù)運行，由寫緩沖進行ASB操作。
1	0	有cache，寫通模式，讀操作首先考慮cache hit；寫操作時直接將數(shù)據(jù)寫入寫緩沖，如果同時出現(xiàn)cache hit，那么也更新cache。
1	0	有cache，寫回模式，讀操作首先考慮cache hit；寫操作也首先考慮cache，如果hit，則只修改cache，并將cache對應(yīng)半行的dirty比特置位；如果miss，則寫入寫緩沖，觸發(fā)ASB總線操作。