基于ARM 7 的S3C44B0X 與多路模擬器控制板通訊接口設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言

　　ARM （Advanced RISC Machines）是近年來(lái)在各個(gè)領(lǐng)域日益得到廣泛應(yīng)用的32 位微處理器，它既是一個(gè)公司的名稱(chēng)，也同樣是一類(lèi)微處理器的通稱(chēng)，包括ARM7、ARM9、ARM9E、ARM10E、SecurCore 等系列。其中ARM7 系列處理器是低功耗的32 位RISC 處理器，它主要用于對(duì)功耗和成本要求比較苛刻的產(chǎn)品，它支持16 位的Thumb指令集，使用Thumb 指令集能以16 位的系統(tǒng)開(kāi)銷(xiāo)得到32 位的系統(tǒng)性能。

　　以ARM 作為微處理器核心嵌入式系統(tǒng)，因其功耗極低，主頻高，具有進(jìn)行高速運(yùn)算處理能力，完成絕大多數(shù)復(fù)雜應(yīng)用的特點(diǎn)。采用SamsungS3C44B0X 微處理器的嵌入式操作系統(tǒng)非常適合作為嵌入式系統(tǒng)的控制核心，成為系統(tǒng)主控制器的中心控制單元，通過(guò)通訊接口與其他協(xié)處理器進(jìn)行數(shù)據(jù)交互實(shí)現(xiàn)并行工作。因此，如何高效地設(shè)計(jì)主控制器與協(xié)處理器之間的接口，特別是在多路控制板需要控制的應(yīng)用條件下，滿(mǎn)足系統(tǒng)的實(shí)時(shí)性要求，就顯得尤為重要。在本系統(tǒng)設(shè)計(jì)中，某型模擬器應(yīng)用S3C44B0X 處理器，根據(jù)預(yù)先設(shè)定的邏輯關(guān)系及輸入的數(shù)據(jù)，在計(jì)算獲得各個(gè)通道模擬通道輸出量后，通過(guò)串口向系統(tǒng)內(nèi)各個(gè)模擬控制板廣播控制電文，信道內(nèi)模擬控制板可根據(jù)廣播控制電文的相關(guān)信息，執(zhí)行各從控制板控制動(dòng)作，并返回主控制器相應(yīng)執(zhí)行狀況。

　　1 系統(tǒng)硬件組成

　　系統(tǒng)選用的S3C44B0X 微處理器是三星公司專(zhuān)為手持設(shè)備和一般應(yīng)用提供的高性?xún)r(jià)比的微控制器解決方案，是由ARM 公司設(shè)計(jì)的16/32 位ARM7TDMI 核處理器工作在66MHZ,可內(nèi)置uCLinux 系統(tǒng)，支持基于JTAG 的片上集成ICE調(diào)試解決方案。

　　1.1 處理器集成外設(shè)特點(diǎn)

　　S3C44B0X 微處理器采用2.5VARM7TDMI內(nèi)核，帶有8KB Cache（SAMBA II 總線體系結(jié)構(gòu)）為了降低系統(tǒng)總成本和減少外圍器件，這款芯片提供了全面通用的片上外設(shè)，從而最小化系統(tǒng)的成本，片上資源豐富，其系統(tǒng)集成的主要集成外設(shè)如表1 所示。

　　1.2 系統(tǒng)組成及對(duì)外接口

　　主控制器系統(tǒng)構(gòu)成如圖1 所示，除串行口外，還可以通過(guò)EBI 總線接口，擴(kuò)展網(wǎng)絡(luò)接口，擴(kuò)展SDRAM,外置FLASH 接口等，使得主控制器系統(tǒng)在完成對(duì)外部多路控制板的處理和控制以外，還可以實(shí)現(xiàn)信息的對(duì)外轉(zhuǎn)發(fā)、存儲(chǔ)或顯示等功能。

　　2 S3C44B0X 的URAT 單元結(jié)構(gòu)

　　S3C44B0X 的URAT（通用異步收發(fā)器）單元提供兩個(gè)獨(dú)立的異步串行I/O 端口，每個(gè)都可以在中斷和DMA 兩種模式下工作。每個(gè)URAT 通道包含2 個(gè)16 字節(jié)的FIFO（先入先出）分別提供給接收和發(fā)送。每個(gè)UART 都具有獨(dú)立的波特率發(fā)生器，發(fā)送器，接收器和控制單元。波特率發(fā)生器可由芯片內(nèi)系統(tǒng)時(shí)鐘驅(qū)動(dòng)或外鄰時(shí)鐘驅(qū)動(dòng)。每個(gè)發(fā)送器和接收器都有獨(dú)立的數(shù)據(jù)緩沖器和數(shù)據(jù)移位寄存器，發(fā)送器和接收器包含16 字節(jié)的FIFO 和移位寄存器，要發(fā)送的數(shù)據(jù)首先寫(xiě)入FIFO 然后復(fù)制到發(fā)送移位寄存器。然后它從數(shù)據(jù)輸出端口TxDn 依次被移位輸出，被接收到的數(shù)據(jù)也同樣從數(shù)據(jù)接收端口RxDn 移位輸入到移位寄存器，然后復(fù)制到FIFO.其方框圖如圖2 所示。