I2C總線協(xié)議及其應(yīng)用

圖1：PC總線結(jié)構(gòu)

為了避免總線信號的混亂，要求各設(shè)備連接到總線的輸出端必須是開漏輸出或集電極開路輸出的結(jié)構(gòu)。設(shè)備與總線的接口電路如圖2所示。設(shè)備上的串行數(shù)據(jù)線SDA接口電路應(yīng)該是雙向的，輸出電路用于向總線上發(fā)數(shù)據(jù)，輸入電路用于接收總線上的數(shù)據(jù)。串行時鐘線也應(yīng)是雙向的，作為控制總線數(shù)據(jù)傳送的主機(jī)要通過SCL輸出電路發(fā)送時鐘信號，同時要檢測總線上SCL上的電平以決定什么時候發(fā)下一個時鐘脈沖電平；作為接受主機(jī)命令的從機(jī)，要按總線上的SCL的信號發(fā)出或接收SDA上的信號，也可以向SCL線發(fā)出低電平信號以延長總線時鐘信號周期?？偩€空閑時，因各設(shè)備都是開漏輸出，上拉電阻RP使ADA和SCL線都保持高電平。任一設(shè)備輸出的低電平都使相應(yīng)的總線信號線變低，也就是說各設(shè)備的SDA是“與”關(guān)系，SCL也是“與”關(guān)系。

圖2:設(shè)備和PC總線接口電路

總線對設(shè)備接口電路的制造工藝和電平都沒有特殊的要求（NMOS、CMOS都可以兼容）。數(shù)據(jù)傳送率按I2C總線可高達(dá)每秒十萬位，高速方式可高達(dá)每秒四十萬位?？偩€上允許連接的設(shè)備數(shù)以總線上的電容量不超過400pF為限。

總線的運行（數(shù)據(jù)傳輸）由主機(jī)控制。所謂主機(jī)即啟動數(shù)據(jù)的傳送（發(fā)出啟動信號），發(fā)出時鐘信號，傳送結(jié)束時發(fā)出停止信號的設(shè)備，通常主機(jī)是微處理器。被主機(jī)尋訪的設(shè)備都稱為從機(jī)。為了進(jìn)行通訊，每個接到I2C總線的設(shè)備都有一個唯一的地址，以便于主機(jī)尋訪。主機(jī)和從機(jī)的數(shù)據(jù)傳送，可以由主機(jī)發(fā)送數(shù)據(jù)到從機(jī)，也可以是從機(jī)發(fā)到主機(jī)。凡是發(fā)送數(shù)據(jù)到總線的設(shè)備稱為發(fā)送器，從總線上接收數(shù)據(jù)的設(shè)備被稱為接受器。

I2C總線上允許連接多個微處理器及各種外圍設(shè)備，如存儲器、LED及LCD驅(qū)動器、A/D及D/A轉(zhuǎn)換器等。為了保證數(shù)據(jù)可靠地傳送，任一時刻總線只能有由某一臺主機(jī)控制一個微處理器應(yīng)該在總線空閑時發(fā)啟動數(shù)據(jù)，為了妥善解決多臺微處理器同時發(fā)啟數(shù)據(jù)傳送（總線控制權(quán)）的沖突，并決定由哪一臺微處理器控制總線。I2C總線允許連接不同傳送速率的設(shè)備，多臺設(shè)備之間時鐘信號的同步過程稱為同步化。

2. I2C數(shù)據(jù)傳輸
在I2C總線傳輸過程中，將兩種特定的情況定義為開始和停止條件（如圖3）：當(dāng)SCL保持“高”，SDA由“高”變?yōu)椤暗汀睍r為開始條件；SCL保持“高”，SDA由“低”變?yōu)椤案摺笔菫橥Ｖ箺l件。開始和停止條件由主控器產(chǎn)生。使用硬件接口可以很容易地檢測開始和停止條件，沒有這種接口的微機(jī)必須以每時鐘周期至少兩次對SDA取樣以使檢測這種變化。

圖3:總線開始/停止