PIC單片機(jī)常見(jiàn)14問(wèn)

1、PIC單片機(jī)振蕩電路中如何選擇晶體?

對(duì)于一個(gè)高可靠性的系統(tǒng)設(shè)計(jì)，晶體的選擇非常重要，尤其設(shè)計(jì)帶有睡眠喚醒(往往用低電壓以求低功耗)的系統(tǒng)。這是因?yàn)榈凸╇婋妷菏固峁┙o晶體的激勵(lì)功率減少，造成晶體起振很慢或根本就不能起振。這一現(xiàn)象在上電復(fù)位時(shí)并不特別明顯，原因時(shí)上電時(shí)電路有足夠的擾動(dòng)，很容易建立振蕩。在睡眠喚醒時(shí)，電路的擾動(dòng)要比上電時(shí)小得多，起振變得很不容易。在振蕩回路中，晶體既不能過(guò)激勵(lì)(容易振到高次諧波上)也不能欠激勵(lì)(不容易起振)。晶體的選擇至少必須考慮：諧振頻點(diǎn)、負(fù)載電容、激勵(lì)功率、溫度特性、長(zhǎng)期穩(wěn)定性。

2、如何判斷電路中晶振是否被過(guò)分驅(qū)動(dòng)?

電阻RS常用來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。過(guò)分驅(qū)動(dòng)晶振會(huì)漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升?？捎靡慌_(tái)示波器檢測(cè)OSC輸出腳，如果檢測(cè)一非常清晰的正弦波，且正弦波的上限值和下限值都符合時(shí)鐘輸入需要，則晶振未被過(guò)分驅(qū)動(dòng);相反，如果正弦波形的波峰，波谷兩端被削平，而使波形成為方形，則晶振被過(guò)分驅(qū)動(dòng)。這時(shí)就需要用電阻RS來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。判斷電阻RS值大小的最簡(jiǎn)單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻，從0開(kāi)始慢慢調(diào)高，一直到正弦波不再被削平為止。通過(guò)此辦法就可以找到最接近的電阻RS值

3、晶振電路中如何選擇電容C1，C2?

(1)因?yàn)槊恳环N晶振都有各自的特性，所以最好按制造廠(chǎng)商所提供的數(shù)值選擇外部元器件。

(2)在許可范圍內(nèi)，C1、C2值越低越好。C值偏大雖有利于振蕩器的穩(wěn)定，但將會(huì)增加起振時(shí)間。

(3)應(yīng)使C2值大于C1值，這樣可使上電時(shí)，加快晶振起振。

4、PIC系列單片機(jī)I/O腳有什么特點(diǎn)?

PIC系列單片機(jī)的任意一條I/O管腳都有很強(qiáng)的帶負(fù)載能力(至少可提供或灌入25mA的電流)。因此，在某些場(chǎng)合，這些管腳可作為可控的電源。舉個(gè)例子，在一些低功耗的設(shè)計(jì)中，希望一些周?chē)钠骷谙到y(tǒng)待命時(shí)不耗電或盡量少耗電

此時(shí)可考慮這些器件的電源供電由一條I/O腳負(fù)責(zé)提供，在工作時(shí)MCU在該條管腳上輸出高電平(接近VDD)帶幾個(gè)mA的負(fù)載絕對(duì)不成問(wèn)題。若要進(jìn)入低功耗模式

MCU就在該管腳輸出低電平(接近0),被控器件沒(méi)有了電源也就不會(huì)耗電。比如LCD

顯示電路、信號(hào)調(diào)制電路等都非常適合此類(lèi)控制。

5、為何系統(tǒng)在外界磁場(chǎng)和電場(chǎng)的干擾時(shí)不能正常工作?

如果在主控電路中沒(méi)有濾波電路，您用的芯片在/MCLR端應(yīng)接一個(gè)能保證濾去該端口上的窄脈沖電路。因/MCLR上加的低電平寬度應(yīng)大于2US，系統(tǒng)才能復(fù)位，而小于2US的低電平將會(huì)干擾系統(tǒng)的正常工作。

6、使用帶A/D的PIC芯片時(shí)，怎樣才能提高A/D轉(zhuǎn)換的精度?

(1)保證您的系統(tǒng)的時(shí)鐘應(yīng)是適合的。如果您關(guān)閉/打開(kāi)A/D模塊，應(yīng)等待一段時(shí)間，該段時(shí)間是采樣時(shí)間;如果您改變輸入通道，同樣也需等待這段時(shí)間，和最后的TAD(TAD為完成每位A/D轉(zhuǎn)換所需的時(shí)間)。TAD可以在A(yíng)DCON0中(ADCS1、ADCS0)中選擇，它應(yīng)在2US-6US之間。如果TAD太小，在轉(zhuǎn)換過(guò)程結(jié)束時(shí)，沒(méi)有完全被轉(zhuǎn)換;如果TAD太長(zhǎng)，在全部轉(zhuǎn)換結(jié)束之前，采樣電容上的電壓已經(jīng)下降。對(duì)該時(shí)間的選擇的具體細(xì)節(jié)請(qǐng)參照有關(guān)的數(shù)據(jù)手冊(cè)或應(yīng)用公式。

(2)通常模擬信號(hào)的輸入端的電阻太高(大于10Kohms)會(huì)使采樣電流下降從而影響轉(zhuǎn)換精度。若輸入信號(hào)不能很快的改變，建議在輸入通道口用0.1UF的電容，

它將改變模擬通道的采樣電壓，由于電流的補(bǔ)給，內(nèi)在的保持電容為51.2PF

(3)若沒(méi)有把所有的A/D通道用完，最好少用AN0端。因它的下一個(gè)腳與OSC1緊靠在一起會(huì)對(duì)A/D轉(zhuǎn)換造成影響。

(4)最后，在系統(tǒng)中，若芯片的頻率較低，A/D轉(zhuǎn)換的時(shí)鐘首選的是芯片的振蕩。這將在很大范圍內(nèi)降低數(shù)字轉(zhuǎn)換噪音的影響。同時(shí)，在系統(tǒng)中，在A(yíng)/D轉(zhuǎn)換開(kāi)始后，進(jìn)入SLEEP狀態(tài)，必須選擇片內(nèi)的RC振蕩作為A/D轉(zhuǎn)換的時(shí)鐘信號(hào)。該方法將提高轉(zhuǎn)換的精度。