新聞中心

EEPW首頁 > 消費(fèi)電子 > 低功耗FPGA設(shè)計(jì)技術(shù)

低功耗FPGA設(shè)計(jì)技術(shù)

——
作者: 時(shí)間:2007-01-30 來源: 收藏
一、前言
  
   隨著系統(tǒng)功率預(yù)算的不斷緊縮,迫切需要新型低功率元器件。對(duì)通信基礎(chǔ)設(shè)施而言,電路板冷卻、機(jī)箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計(jì)中都起著重要的作用。對(duì)e-應(yīng)用,電池壽命、熱耗散和小體積尺寸是主要的設(shè)計(jì)難點(diǎn)。選用智能器件,輔以正確的設(shè)計(jì)技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件(PLD)有很好的性能,然而卻以犧牲功耗為代價(jià)。Actel公司的抗熔斷型提供且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件,詳細(xì)描述了器件的結(jié)構(gòu)特點(diǎn)與設(shè)計(jì)技巧。
  
  二、抗熔斷型的結(jié)構(gòu)與特點(diǎn)
  
   Actel公司的抗熔斷型是用先進(jìn)的CMOS工藝制作的,內(nèi)部采用專利的金屬-金屬抗熔斷元件??谷蹟嗷ミB就象純金屬互連一樣,而與用晶體管開關(guān)的SRAM互連截然不同。抗熔斷結(jié)構(gòu)消除了CRAM互連開關(guān)中圖騰柱結(jié)構(gòu)的功耗,并且縮小了器件的尺寸,使全部連線資源都位于硅片的頂部。這種結(jié)構(gòu)可以更形象地用掩埋在金屬層上的“模塊海洋”來描述,極大地減少了芯片的尺寸以及開關(guān)的電阻與電容,從而降低了功耗(圖1)。
  
   分段式連線資源
  
   該類器件采用分段式連線資源,其容量是連線的長度,寬度和負(fù)載的函數(shù)。分段式連線較全長式短,因而電容也較小。分段結(jié)構(gòu)還允許切斷未使用連線,進(jìn)一步減小了電容。當(dāng)信號(hào)需要傳輸較長距離時(shí),可將多個(gè)線段連接在一起,這是通過連線開關(guān)完成的。由于這類開關(guān)是快速且的,因此不會(huì)增加功耗與延時(shí)。eX以及SX/SX-A結(jié)構(gòu)采用稱為Fastconnet與Directconnect兩種創(chuàng)新的局部連線資源將邏輯塊連接在一起。此外,器件還具有由不同段長度組成的其它連線資源,以備需要較長距離的連線信號(hào)連接使用。
  
   模式引腳
  
   eX器件提供一個(gè)專用的低功耗引腳,這是降低功耗的又一種手段。它能關(guān)閉所有的內(nèi)部電荷泵,將靜態(tài)電流降低至幾乎為0。當(dāng)然用戶必須細(xì)心地處理某些邊緣效應(yīng),這將在下文詳細(xì)討論。
  
   細(xì)晶粒結(jié)構(gòu)
  
   粗晶粒PLD與FPGA邏輯的效率比Actel細(xì)晶粒邏輯塊低,因而浪費(fèi)了很多邏輯功能。Actel eX,SX/SX-A系列是在細(xì)晶粒4輸入MUX基本結(jié)構(gòu)上構(gòu)建的,且備有多個(gè)控制輸入。一個(gè)單元能實(shí)現(xiàn)多達(dá)5個(gè)輸入的邏輯功能,使邏輯映射功能更有效。這種細(xì)晶粒結(jié)構(gòu)與大量的且分段的連線資源相結(jié)合,有助于在不犧牲性能的前提下降低功耗。
  
   非易失性與通電時(shí)即時(shí)工作
  
   由于Actel FPGA采用抗熔斷技術(shù),本質(zhì)上是非易失性的,在通電時(shí)能即時(shí)工作,器件在通電序列中無需進(jìn)行重構(gòu),信息是永久性編程的,信息的存儲(chǔ)與保持不消耗電流,從而減小靜態(tài)電流,降低功耗。器件不必?cái)y帶通電系統(tǒng)引導(dǎo)程序的PROM,因而是一種高性能的單片解決方案。
  
  三、降低功耗的設(shè)計(jì)技巧
  
   基于CMOS的設(shè)計(jì)主要消耗三類切率:內(nèi)部的(短路)、漏電的(靜態(tài)的)以及開關(guān)的(電容)。當(dāng)門電路瞬變時(shí),VDD與地之間短路連接消耗內(nèi)部功率。漏電功耗是CMOS工藝普遍存在的寄生效應(yīng)引起的。而開關(guān)功耗則是自負(fù)載電容,放電造成的。開關(guān)功耗與短路功耗合在一起稱為動(dòng)態(tài)功耗。下面介紹降低靜態(tài)功耗和動(dòng)態(tài)功耗的設(shè)計(jì)技巧。
  
   降低靜態(tài)功耗
  
   雖然靜態(tài)電流與動(dòng)態(tài)電流相比可以忽略不計(jì),然而對(duì)電池供電的手持設(shè)備就顯得十分重要,在設(shè)備通電而不工作時(shí)更是如此。靜態(tài)電流的因素眾多,包括處于沒有完全關(guān)斷或接通的狀態(tài)下的I/O以及內(nèi)部晶體管的工作電流、內(nèi)部連線的電阻、輸入與三態(tài)電驅(qū)動(dòng)器上的拉或下拉電阻。在易失性技術(shù)中,保持編程信息也需一定的靜態(tài)功率??谷蹟嗍且环N非易失性技術(shù),因此信息存儲(chǔ)不消耗靜態(tài)電流。
  
   下面介紹幾種降低靜態(tài)功耗的設(shè)計(jì)方法:
  
  


關(guān)鍵詞: FPGA 低功耗

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉