新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于SOPC的M8051嵌入式調(diào)試器設(shè)計(jì)

基于SOPC的M8051嵌入式調(diào)試器設(shè)計(jì)

作者: 時(shí)間:2012-08-08 來源:網(wǎng)絡(luò) 收藏

2.2 調(diào)試器的硬件設(shè)計(jì)
目前,市場上流行的基于USB接口的調(diào)試器,硬件一般以一個(gè)USB2.0控制芯片為核心,完成數(shù)據(jù)通信和調(diào)試協(xié)議數(shù)據(jù)解析,同時(shí)配置一個(gè)可編程器件實(shí)現(xiàn)邊界掃描鏈讀寫時(shí)序。本文出于成本和系統(tǒng)復(fù)雜度的考慮,并結(jié)合FPGA的優(yōu)勢,創(chuàng)新地使用單獨(dú)的FPGA芯片實(shí)現(xiàn)調(diào)試器的全部功能,簡化電路板和系統(tǒng)設(shè)計(jì),降低系統(tǒng)成本。硬件結(jié)構(gòu)如圖4所示。

h.JPG

調(diào)試器的主要硬件包括:Xilinx公司高性價(jià)比的Spartan-6 FPGA,F(xiàn)lash配置芯片XCF04S,緩沖器芯片74LCX245作為接口的電氣隔離及電源轉(zhuǎn)換芯片。USB控制器、8051處理器、片內(nèi)SRAM和控制器等功能模塊均以IP核的彤式在FPGA上實(shí)現(xiàn)。USB控制器采用Mentor公司的MUSB全速(12 Mhps)控制器IP核,8051處理器采用Mcntor公司的EW IP核。系統(tǒng)上電后,配置芯片自動(dòng)完成對FPGA的配置,保證系統(tǒng)的非易失性。
JTAG控制器模塊是本系統(tǒng)硬件部分的核心模塊。本文中JTAG控制器是基于的OCI模塊實(shí)現(xiàn)的,主要任務(wù)接收調(diào)試固件發(fā)送過來的調(diào)試協(xié)議數(shù)據(jù),轉(zhuǎn)化為OCI模塊可識別的底層調(diào)試命令集,具體說就是一系列對于OCI模塊的IR和DR的讀寫操作;再使用JTAG邊界掃描鏈讀寫時(shí)序?qū)⑦@些底層命令發(fā)送給目標(biāo)機(jī)。所以JTAG控制器模塊分為兩個(gè)部分:調(diào)試命令解析模塊和JTAG邊界掃描時(shí)序生成模塊。JTAG控制器的結(jié)構(gòu)如圖5所示。

a.JPG

以系統(tǒng)運(yùn)行控制操作中的Halt8051操作為例,由OCI的結(jié)構(gòu)可知,該操作由向OCI模塊的IR中寫入0x69來實(shí)現(xiàn)。在上位機(jī)中該操作的調(diào)試協(xié)議數(shù)據(jù)為0x0069。
調(diào)試器固件在接收到來自上位機(jī)的調(diào)試協(xié)議數(shù)據(jù)后,將0x00和0x69分別寫入調(diào)試命令解析模塊的命令寄存器和數(shù)據(jù)寄存器。調(diào)試命令解析模塊將該調(diào)試協(xié)議數(shù)據(jù)解析為向OCI的IR中寫入0x69,即JTAG_CMD=IR,JTAG_Din=0x69;再由JTAG邊界掃描時(shí)序生成模塊產(chǎn)牛向IR寫入0x69的JTAG時(shí)序。
與傳統(tǒng)的軟件方法相比,由FPGA硬件實(shí)現(xiàn)調(diào)試命令解析和JTAG邊界掃描時(shí)序牛成,不但減輕了調(diào)試器上的8051處理器的負(fù)擔(dān),而且有效提高了JTAG調(diào)試速度。
2.3 調(diào)試系統(tǒng)的軟件設(shè)計(jì)
本文中的軟件設(shè)計(jì)分為兩部分:PC端調(diào)試軟件和調(diào)試器固件。兩部分通過USB接口進(jìn)行交互。具體的軟件構(gòu)架如圖6所示。

b.JPG

2.3.1 PC端軟件設(shè)計(jì)
PC端調(diào)試軟件由Keil C51編譯器、AGDI調(diào)試接口函數(shù)和USB驅(qū)動(dòng)程序三部分組成。通用的AGDI調(diào)試接口函數(shù)是獨(dú)立于處理器體系結(jié)構(gòu)的函數(shù)集,它將上層調(diào)試操作分別轉(zhuǎn)化為獨(dú)立于處理器的調(diào)試命令。一般來說,AGDI捌試接口函數(shù)實(shí)現(xiàn)的調(diào)試操作有以下兒類:系統(tǒng)運(yùn)行控制、寄存器讀寫、存儲(chǔ)器讀寫操作以及斷點(diǎn)操作。
AGDI調(diào)試接口函數(shù)設(shè)計(jì)是PC端軟件設(shè)計(jì)的重點(diǎn)。主要工作是在通用AGDI接口函數(shù)的基礎(chǔ)上,實(shí)現(xiàn)針對處理器的調(diào)試接口,將來自編譯器的調(diào)試操作轉(zhuǎn)換為針對M8051的調(diào)試協(xié)議數(shù)據(jù)。本文中調(diào)試協(xié)議數(shù)據(jù)采用調(diào)試命令加上調(diào)試數(shù)據(jù)的形式。以系統(tǒng)運(yùn)行控制操作中的Halt80 51操作為例:AGDI調(diào)試接口函數(shù)將Halt8051操作轉(zhuǎn)化為基于M8051處理器的調(diào)試協(xié)議數(shù)據(jù)0x0069,即調(diào)試命令0x00和調(diào)試數(shù)據(jù)0x69。最后由USB驅(qū)動(dòng)層將調(diào)試協(xié)議數(shù)據(jù)0x0069打包發(fā)送給調(diào)試器。
2.3.2 調(diào)試器固件設(shè)計(jì)
調(diào)試器固件的功能分成兩個(gè)方面:一方面是下行數(shù)據(jù)發(fā)送,在完成USB設(shè)備的枚舉過程后,接收USB接口的調(diào)試協(xié)議數(shù)據(jù),解析得到的調(diào)試命令和調(diào)試數(shù)據(jù),再將調(diào)試命令和調(diào)試數(shù)據(jù)分別寫入JTAG控制器模塊的命令寄存器和數(shù)據(jù)寄存器;另一方面監(jiān)控目標(biāo)機(jī)的返回信息,并將返回信息通過USB接口發(fā)送給調(diào)試主機(jī)。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉