新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 介紹單片機(jī)硬件抗干擾經(jīng)驗(yàn)

介紹單片機(jī)硬件抗干擾經(jīng)驗(yàn)

作者: 時(shí)間:2012-08-01 來(lái)源:網(wǎng)絡(luò) 收藏

經(jīng)驗(yàn)

在研制帶器的電子產(chǎn)品時(shí),如何提高抗干擾能力和電磁兼容性?

一、下面的系統(tǒng)要特別注意抗電磁干擾:

1、微控制器時(shí)鐘頻率特別高,總線(xiàn)周期特別快的系統(tǒng)。

2、系統(tǒng)含有大功率,大電流驅(qū)動(dòng)電路,如產(chǎn)生火花的繼電器,大電流開(kāi)關(guān)等。

3、含微弱模擬信號(hào)電路以及高精度A/D變換電路的系統(tǒng)。

二、為系統(tǒng)的抗電磁干擾能力采取如下措施:

1、選用的微控制器

選用外時(shí)鐘的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波,方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度,比基波小,但頻率越高越發(fā)射出成為噪聲源,微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。

2、減小信號(hào)傳輸中的畸變

微控制器主要采用高速CMOS技術(shù)制造。信號(hào)輸入端靜態(tài)輸入電流在1mA左右,輸入電容10PF左右,輸入阻抗相當(dāng)高,高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力,即相當(dāng)大的輸出值,將一個(gè)門(mén)的輸出端通過(guò)一段很長(zhǎng)線(xiàn)引到輸入阻抗相當(dāng)高的輸入端,反射問(wèn)題就很?chē)?yán)重,它會(huì)引起信號(hào)畸變,系統(tǒng)噪聲。當(dāng)Tpd>Tr時(shí),就成了一個(gè)傳輸線(xiàn)問(wèn)題,考慮信號(hào)反射,阻抗匹配等問(wèn)題。

信號(hào)在印制板上的延遲時(shí)間與引線(xiàn)的特性阻抗有關(guān),即與印制線(xiàn)路板材料的介電常數(shù)有關(guān)??梢源致缘卣J(rèn)為,信號(hào)在印制板引線(xiàn)的傳輸速度,約為光速的1/3到1/2。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話(huà)元件的Tr(標(biāo)準(zhǔn)延遲時(shí)間)為3到18ns。

在印制線(xiàn)路板上,信號(hào)通過(guò)一個(gè)7W的電阻和一段25cm長(zhǎng)的引線(xiàn),線(xiàn)上延遲時(shí)間大致在4~20ns。也說(shuō),信號(hào)在印刷線(xiàn)路上的引線(xiàn)越短越好,最長(zhǎng)不宜超過(guò)25cm。而且過(guò)孔數(shù)目也應(yīng)盡量少,最好不多于2個(gè)。

當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間,就要快電子學(xué)。要考慮傳輸線(xiàn)的阻抗匹配,對(duì)于一塊印刷線(xiàn)路板上的集成塊的信號(hào)傳輸,要避免出現(xiàn)Td>Trd的,印刷線(xiàn)路板越大系統(tǒng)的速度就越不能太快。

用以下結(jié)論歸納印刷線(xiàn)路板設(shè)計(jì)的一個(gè)規(guī)則:

信號(hào)在印刷板上傳輸,其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱(chēng)延遲時(shí)間。

3、減小信號(hào)線(xiàn)間的交叉干擾

A點(diǎn)一個(gè)上升時(shí)間為T(mén)r的階躍信號(hào)通過(guò)引線(xiàn)AB傳向B端。信號(hào)在AB線(xiàn)上的延遲時(shí)間是Td。在D點(diǎn),A點(diǎn)信號(hào)的向前傳輸,到達(dá)B點(diǎn)后的信號(hào)反射和AB線(xiàn)的延遲,Td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為T(mén)r的頁(yè)脈沖信號(hào)。在C點(diǎn),AB上信號(hào)的傳輸與反射,會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB線(xiàn)上的延遲時(shí)間的兩倍,即2Td的正脈沖信號(hào)。這信號(hào)間的交叉干擾。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān),與線(xiàn)間距離有關(guān)。當(dāng)兩信號(hào)線(xiàn)不是很長(zhǎng)時(shí),AB上看到的是兩個(gè)脈沖的迭加。

CMOS工藝制造的微控制由輸入阻抗高,噪聲高,噪聲容限也很高,數(shù)字電路是迭加100~200mv噪聲并不影響其工作。若圖中AB線(xiàn)是一模擬信號(hào),這種干擾就變?yōu)椴荒苋萑獭H缬∷⒕€(xiàn)路板為四層板,其中有一層是大面積的地,或雙面板,信號(hào)線(xiàn)的反面是大面積的地時(shí),這種信號(hào)間的交叉干擾就會(huì)變小。原因是,大面積的地減小了信號(hào)線(xiàn)的特性阻抗,信號(hào)在D端的反射大為減小。特性阻抗與信號(hào)線(xiàn)到地間的介質(zhì)的介電常數(shù)的平方成反比,與介質(zhì)厚度的自然對(duì)數(shù)成正比。若AB線(xiàn)為一模擬信號(hào),要避免數(shù)字電路信號(hào)線(xiàn)CD對(duì)AB的干擾,AB線(xiàn)下方要有大面積的地,AB線(xiàn)到CD線(xiàn)的距離要大于AB線(xiàn)與地距離的2~3倍。局部屏蔽地,在有引結(jié)的一面引線(xiàn)左右兩側(cè)布以地線(xiàn)。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉