新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種嵌入式的實(shí)時(shí)視頻采集系統(tǒng)

一種嵌入式的實(shí)時(shí)視頻采集系統(tǒng)

作者: 時(shí)間:2012-03-23 來(lái)源:網(wǎng)絡(luò) 收藏

圖4 采集一行圖像的時(shí)序圖

啟動(dòng)采集前必須對(duì)內(nèi)部的32個(gè)寄存器寫入相應(yīng)的值。在采集的過(guò)程中,僅采集奇場(chǎng)圖像信號(hào)而不采集偶場(chǎng)圖像信號(hào)。因?yàn)橹徊杉鎴?chǎng)信號(hào)也能得到穩(wěn)定的圖像,而可以利用偶場(chǎng)圖像時(shí)間等待處理圖像。對(duì)有效像素、無(wú)效像素、有效行和無(wú)效行進(jìn)行計(jì)數(shù),產(chǎn)生RAM的地址、讀寫、選通等控制信號(hào),均由完成。由于只采奇場(chǎng)圖像,行數(shù)也減少為原來(lái)的一半,為286行,前后各去掉23行,取中間240行。當(dāng)RTSO為高電平且VREF上升沿到來(lái)時(shí),標(biāo)志奇數(shù)場(chǎng)開(kāi)始,啟動(dòng)無(wú)效行計(jì)數(shù)器對(duì)HREF信號(hào)進(jìn)行計(jì)數(shù),計(jì)滿前23行后,啟動(dòng)有效行計(jì)數(shù)器,置COUT信號(hào)為高電平,且在水平同步信號(hào) VREF=1、垂直同步信號(hào)HREF=1、

圖5 奇數(shù)場(chǎng)采集的時(shí)序圖

奇偶場(chǎng)信號(hào)RTSO=1時(shí),啟動(dòng)無(wú)效像素計(jì)數(shù)器,對(duì)LLC2二分頻后的像素時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)。LLC2二分頻后頻率降為6.75MHz,每行像素點(diǎn)由原來(lái)的720點(diǎn),減少為360點(diǎn),將其截頭去尾,前后各去掉20個(gè)像素,取一行中間的320個(gè)像素點(diǎn),即得到分辨率為320 X 240的一幀圖像[5]。當(dāng)無(wú)效像素計(jì)數(shù)器計(jì)滿前20后,啟動(dòng)有效像素計(jì)數(shù)器開(kāi)始計(jì)數(shù),并將數(shù)據(jù)緩沖器打開(kāi),每計(jì)一次數(shù),地址發(fā)生器加1,產(chǎn)生地址信號(hào),讀寫信號(hào)WR,選通信號(hào) RAM_SEL,當(dāng)一幀圖像寫完后,置FLAG信號(hào)為低,觸發(fā)中斷信號(hào),以便處理器處理圖像。值得注意的是,利用可以很靈活地控制存入RAM存儲(chǔ)器中的圖像數(shù)據(jù)量。這里將圖像分辨率設(shè)計(jì)為320 X 240,實(shí)際應(yīng)用中,可以根據(jù)需要靈活設(shè)置。

4 結(jié)束語(yǔ)

本文作者創(chuàng)新點(diǎn):該系統(tǒng)能夠完成對(duì)視頻信號(hào)的采集,適應(yīng)性極強(qiáng)的主要用于控制圖像信號(hào)的采集,F(xiàn)PGA除了完成對(duì)SAA7111A配置以外,還完成圖像提取處理、圖像存儲(chǔ)地址產(chǎn)生器等功能。由于FPGA的在線可編程特性使該系統(tǒng)變得更加靈活。此外,成熟的編譯環(huán)境和FPGA與 SAA7111A簡(jiǎn)單的外圍電路大大縮短了開(kāi)發(fā)和調(diào)試的周期。在未來(lái)的FPGA中還可以加入圖像預(yù)處理流程,縮短后續(xù)處理時(shí)間,因此具有較高的推廣價(jià)值。實(shí)驗(yàn)表明,系統(tǒng)速度快、可靠性高、實(shí)時(shí)性好,在和圖像處理方面有著很好的應(yīng)用前景。

參考文獻(xiàn):

[1] 邵亮.基于FPGA和嵌入式系統(tǒng)的實(shí)時(shí)圖像處理.浙江大學(xué)碩士學(xué)位論文.2005:1-8

[2] Philips Semiconduct.DATA SHEET SAA7111A Video Input Processor(VIP)

[3] 胡瑤榮.基于FPGA的實(shí)時(shí)系統(tǒng)[J].電視技術(shù),2005,2:81-83

[4] 求是科技.CPLD/FPGA應(yīng)用開(kāi)發(fā)技術(shù)與工程實(shí)踐[M].北京:人民郵電出版社,2005

[5] 陳朗,王瑞. MPEG-4系統(tǒng)中基于FPGA實(shí)現(xiàn)數(shù)據(jù)采集及預(yù)處理[J].微計(jì)算機(jī)信息,2005,9-3:109-111


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA SAA7111A 視頻采集

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉