綜述單片機控制系統(tǒng)的抗干擾設計

在進行單片機應用開發(fā)的過程中，經(jīng)常遇到在實驗室調整很好的單片機一到工作現(xiàn)場就會出現(xiàn)這樣或那樣的問題，這主要是由于設計未充分考慮到外界環(huán)境存在的干擾，如機械震動、各種電磁波和環(huán)境溫差都會影響硬件系統(tǒng)的性能，導致電控單元不能正常工作。鑒于此本文較全面分析了干擾單片機應用系統(tǒng)的因素并結合自己的研究課題，提出一些可增強系統(tǒng)抗干擾性的方法。

1單片機系統(tǒng)的主要干擾源
系統(tǒng)的干擾源對電子系統(tǒng)的干擾主要是電磁能量干擾。主要內外的干擾源是：
（1）無線電設施的射頻干擾；
（2）發(fā)動機上的高壓點火線圈向外輻射磁場強度大、頻帶寬的電磁波;
（3）單片機內部的晶振電路是內部干擾源之一；
（4）數(shù)字電路本身門電路頻繁的導通、截止造成電源地線電流變化，也會產(chǎn)生很大的高頻電磁干擾，各種開關電子設備通斷時產(chǎn)生的急劇變化的電流會產(chǎn)生較寬頻譜干擾；
（5）外界交流電路中產(chǎn)生的工頻干擾亦會影響模擬電路輸出信號的準確性。
2干擾的耦合方式
干擾源產(chǎn)生的干擾是通過耦合信道對微機測控系統(tǒng)產(chǎn)生干擾作用，因而需要隔離干擾源與控制系統(tǒng)之間的耦合信道。表1列出了干擾源的主要干擾方式及特征。

3單片機的硬件抗干擾設計
硬件抗干擾技術是系統(tǒng)設計首選的抗干擾措施，他能有效的抑制干擾源，阻斷干擾的傳輸信道。常用的措施有：濾波技術、去耦技術、屏蔽技術和接地技術。
3.1電源電路的設計
在本電控系統(tǒng)中，模擬電路電源與邏輯電路電源分離，一是為了去除通過電源耦合邏輯電路產(chǎn)生的干擾進入模擬電路，二是為了避免傳感器通過電源耦合對ECU干擾。各功能模塊供電系統(tǒng)如圖1所示，皆采用7812和7805三端穩(wěn)壓集成芯片，且都單獨對電源進行負壓差保護，這樣不會因其中某一穩(wěn)壓電源出現(xiàn)故障而影響整個系統(tǒng)電路；使用低通濾波器亦可減少以高次諧波為主的干擾源，從而改善電源波形;在輸出端采用了過壓保護電路。通過上述設計可大大提高供電的可靠性。圖中D1、D2用于負壓差保護，防止壓差擊穿穩(wěn)壓器的be結使器件永久失效，穩(wěn)壓管WY1、晶閘管Q1用于過壓保護，電容E1、E2、C1、C2使輸出電壓波紋限制在一定范圍內。

3.2模擬電路抗干擾設計
 在硬件電路的設計中，模擬電路設計非常重要。發(fā)動機的工作環(huán)境溫度變化比較大，因此在模擬電路中應選擇低溫漂系數(shù)的集成放大器；在模擬電路中共模信號對電路板影響較大，故在模擬電路中采用差動放大電路，可得出兩端輸出信號；接收時，將雙端信號轉化為單端信號，可非常有效地抑制共模信號。若電路中輸入信號變化比較大，需在放大器或比較器前加輸入端保護電路以避免器件的損壞。外界交流電路產(chǎn)生的工頻干擾對模擬信號有較大的影響，在電路中采用有源濾波器和低通濾波器。
3.3選用時鐘頻率低的單片機
外時鐘是高頻噪聲源，除能引起對本硬件電路產(chǎn)生干擾外，還能對外界產(chǎn)生干擾。因此選用低頻率的單片機是提高抗干擾性的原則之一。其同為1 μs時，8051單片機外時鐘為12 MHz，Atmel公司單片機外時鐘為6 MHz，而Microchip和Motorola的單片機時鐘頻率為4 MHz。
3.4輸入、輸出隔離
 輸入、輸出信號通過隔離可以切斷干擾信道，避免強電流對回路的沖擊。常用的隔離方法有光電隔離、繼電器隔離和變壓器隔離。變壓器隔離是傳遞脈沖輸入、輸出信號時，不能傳遞直流分量，因此常用于不要求傳遞直流分量的輸入輸出控制設備中。光電耦合器由于結構簡單，比較廣泛用于輸入、輸出隔離信道之中。