基于80C196KB的線陣CCD高速采集系統(tǒng)

1引言
電荷耦合器件(CCD)具有自掃描、光電靈敏度高和幾何尺寸精確等一系列優(yōu)點，因此在光電非接觸測量中得到了廣泛應用。它能將光強分布的空間信息轉換為電信號序列信息，當它對空間光強分布一次采樣后、以電信號形式串行輸出。為了保證信號質量，在每個像素上光信號積分時間有嚴格限制，一般要求串行傳送速率為幾千到幾兆赫茲。而在工業(yè)測量系統(tǒng)中，廣泛使用的單片機指令速度相對較慢。對于80C196KB單片機，若外部時鐘為12MHz，內部二分頻后為 6MHz，多數(shù)指令執(zhí)行周期都超過了1us，線陣TCD1208AP信號輸出典型頻率為1MHz。因而會由于采集速度過快，CPU速度跟不上而出現(xiàn)數(shù)據(jù)的丟失或混疊，所以必須設計高速數(shù)據(jù)采集系統(tǒng)。
為解決慢速CPU和高速數(shù)據(jù)采集的矛盾，我們采用DMA(Direct Memory Access)方式實現(xiàn)對線陣TCD1208AP輸出數(shù)據(jù)的采集，當采集結束，CPU再從存儲器讀取數(shù)據(jù)。我們采用FIFO存儲器(First In First 0ut Memory)實現(xiàn)數(shù)據(jù)的DMA方式存儲，它有兩個端口(輸人口和輸出口)，并按先進先出的順序來暫時存放數(shù)據(jù)，無需地址發(fā)生器。輸人口和輸出口的工作彼此是獨立的，只要當前存放在FIFO中的數(shù)據(jù)少于FIF0的容量，就可以繼續(xù)向FIF0中寫入數(shù)據(jù)，當FIFO存滿數(shù)據(jù)時，它就會阻止繼續(xù)寫人數(shù)據(jù)。同樣，只要FIFO內部還存在數(shù)據(jù)，就可以繼續(xù)從中讀出數(shù)據(jù)，當FIFO中所有的數(shù)據(jù)被讀完時，就可以繼續(xù)寫入數(shù)據(jù)。本文采用的是IDT7204，容量為 4096字節(jié)。由于向其寫入一個數(shù)據(jù)的時間（12ns）遠小于A/D轉換時間，所以采集速度取決于A/D轉換的速度。

2 系統(tǒng)硬件設計
系統(tǒng)主要由單片機80C196KB、線陣CCD及驅動電路、A/D變換和DMA傳送電路組成，基本原理框圖如圖1所示：
2.1線陣TCD1208AP驅動信號的產(chǎn)生
線陣TCD1208AP是日本TOSHIBA公司生產(chǎn)的線陣CCD，它具有2160個像元，圖2是其驅動信號的時序圖：

圖2 TCD1208AP驅動信號時序圖

由時序圖可以看出，芯片正常工作需要四路驅動信號，即：轉移信號SH，其周期為光信號的積分時間tINT（INTEGRATION TIME）；復位信號RS，時鐘頻率標準值為1MHz；兩相移位時鐘信號Φ1、Φ2，時鐘頻率為0.5MHz。TCD1208AP有2160個像素單元，正常工作時要有52個虛設單元輸出（DUMMY OUTPUTS）信號。因為該器件是兩列并行傳輸，所以在一個周期內至少要有1106（2212/2=1106）個Φ1脈沖，即TSH> 1106TΦ1。由時序圖可以看出，當SH信號高電平期間，CCD積累的信號電荷包通過轉移柵進入移位寄存器，移位脈沖Φ1、Φ2要求保持一個高和低的電平狀態(tài)。