新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > MCS-51單片機與PLD 可編程器件接口設(shè)計

MCS-51單片機與PLD 可編程器件接口設(shè)計

作者: 時間:2012-02-10 來源:網(wǎng)絡(luò) 收藏

1 引 言

在電子設(shè)計技術(shù)領(lǐng)域,可編程邏輯器件的廣泛應用,為數(shù)字系統(tǒng)的設(shè)計帶來極大的靈活性。由于該器件可以通過軟件編程而對其硬件的結(jié)構(gòu)和工作方式進行重構(gòu),使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法和設(shè)計過程。

眾所周知,具有性能價格比高、功能靈活、易于人機對話、良好的數(shù)據(jù)處理能力等特點,則具有高集成度、高速、高可靠以及開發(fā)便捷規(guī)范等優(yōu)點,就目前常用的智能化儀器儀表和工業(yè)測控系統(tǒng)而言,由為核心器件構(gòu)成的綜合電子系統(tǒng)的應用領(lǐng)域十分廣闊。如果將靈活的控制功能以及良好的人機對話功能與高速高可靠性相結(jié)合,必將有效地突破傳統(tǒng)電子系統(tǒng)設(shè)計中的障礙,并使電子系統(tǒng)的性能有大幅度的提高。本文將以MCS-51與PLD的接口問題作一探討。

2 接口方式

單片機與PLD器件的接口方式一般有兩種:獨立方式和總線方式。獨立方式通信的時序方式可由所設(shè)計的軟件自由決定,形式靈活多樣,它最大的優(yōu)點是接口邏輯無須遵循單片機內(nèi)固定的總線方式的讀寫時序。PLD的邏輯設(shè)計與接口的單片機程序設(shè)計可以分先后相對獨立地完成。因此,獨立方式比較簡單,這里不作詳細介紹。

單片機以總線方式與PLD器件進行數(shù)據(jù)通信,對單片機而言,其編程相對于非總線方式來說具有簡單、控制可靠等特點,只需一條單字節(jié)指令就能完成所需的讀寫操作,如,MOV @DPTR,A;MOV A,@DPTR。其通信是純硬件行為,因此,速度快。對PLD器件來說,可節(jié)省I/O口線,如圖1所示.,通過19根I/O口線可使單片機與PLD器件之間完成各種數(shù)據(jù)信息的交換。


要設(shè)計單片機與PLD器件以總線方式通信的接口邏輯,必須詳細了解單片機的總線讀寫時序。圖2是MCS-51單片機的時序圖。ALE為地址鎖存使能信號,可利用其下降沿將低8位地址通過P0口鎖存到PLD的地址鎖存器中;同時,高8位地址在P2口,單片機利用讀指令允許信號PSEN的低電平,將指令從P0 口讀入,指令讀入的時機是在PSEN的上升沿到來之前。然后,由P2口和P0口分別輸出高8位和低8位數(shù)據(jù)地址,并由ALE的下降沿將P0口的低8位地址鎖存到地址鎖存器。單片機可通過指令MOV A,@DPTR使RD為低電平,由P0口將鎖存于IN1(或IN2)的數(shù)據(jù)讀入累加器A。若想要將累加器A的數(shù)據(jù)送到PLD,可通過指令MOV @DPTR,A,產(chǎn)生寫允許信號WR,使譯碼器輸出WR-ENABLE信號,從而將數(shù)據(jù)寫入輸出鎖存器。


上一頁 1 2 下一頁

關(guān)鍵詞: 單片機 PLD EDA VHDL

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉