基于FPGA的c點陣顯示系統(tǒng)設(shè)計 作者： 時間：2012-09-14 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 二、接收卡控制系統(tǒng)單元模塊設(shè)計（一）時鐘控制模塊1. 行計數(shù)時鐘和掃描控制信號采用行掃描的，必須產(chǎn)生行掃描控制信號。如圖 2所示的row[4..0]是行掃描控制信號，用它接一個 2-4 譯碼器和四個 3-8 譯碼器來產(chǎn)生 32個行選信號，構(gòu)成 1/32 掃描方式的顯示屏。Hclk為行計數(shù)時鐘，也可以稱為行鎖存時鐘。圖2 行驅(qū)動模塊原理圖 上一頁 1 2 3 下一頁
加入技術(shù)交流群
評論