FPGA 設(shè)計(jì)當(dāng)中的功耗問(wèn)題

　　基于FPGA的系統(tǒng)設(shè)計(jì)有4個(gè)主要的功耗組成部分：

　　浪涌功耗

　　配置功耗

　　編程后靜態(tài)功耗

　　動(dòng)態(tài)功耗

　　FPGA器件的功耗組成和降耗技術(shù)由于器件所采用的根本技術(shù)的差異而有所不同，比如有SRAM、混合SRAM、Flash和抗熔FPGA技術(shù)等。基于SRAM的FPGA器件包含了所有四個(gè)主要功耗組成部分，而具有非易失性的flash和抗熔FPGA則只有兩個(gè)主要的功耗組成部分（靜態(tài)和動(dòng)態(tài)功耗）。

　　浪涌功耗——當(dāng)基于SRAM的FPGA通電時(shí)，就會(huì)引起電流尖峰，這是因?yàn)橐资許RAM晶體管最初的邏輯狀態(tài)不確定。這種電流就是浪涌電流，并且為數(shù)百毫安級(jí)?；贔lash的FPGA由于采用了“上電即寫(xiě)入（LAPU）”的配置方式，因此浪涌功耗非常小。

　　配置功耗——配置功耗發(fā)生在SRAM FPGA寫(xiě)入程序的時(shí)候，這個(gè)時(shí)候系統(tǒng)加電啟動(dòng)并從flash或者EEPROM存儲(chǔ)器中下載比特流數(shù)據(jù)。通常配置時(shí)間為幾百毫秒，并且電流強(qiáng)度為數(shù)百毫安。

　　后編程靜態(tài)功耗——該功耗是由于FPGA上大量的晶體管在器件沒(méi)有進(jìn)行任何工作時(shí)也會(huì)出現(xiàn)少量的漏電流。這種漏電流在采用深亞微米技術(shù)制造的器件中占到了功耗量的很大一部分。而基于Flash的FPGA不需要任何“保持電流”來(lái)維持配置數(shù)據(jù)，因此與其他任何類型的FPGA相比，其靜態(tài)功耗都是最低的。

　　動(dòng)態(tài)功耗——該功耗是器件正在工作的時(shí)候邏輯單元的開(kāi)關(guān)電流引起的。動(dòng)態(tài)功耗與工作電壓和開(kāi)關(guān)頻率成正比。

　　FPGA節(jié)能技巧

　　選擇基于Flash的FPGA，因?yàn)樗钦嬲膯?U>芯片解決方案，無(wú)需配置支持，不存在浪涌功耗，而且靜態(tài)功耗低。

　　選擇具有低功耗模式的FPGA，也稱為睡眠模式，在該模式下時(shí)鐘服務(wù)電路處于關(guān)閉狀態(tài)，而且I/O被禁用，同時(shí)器件狀態(tài)保持不變。這就極大地降低了靜態(tài)功耗。

　　系統(tǒng)時(shí)鐘頻率對(duì)于FPGA器件的總體功耗有巨大的影響。時(shí)鐘頻率與帶寬性能有直接的關(guān)系，但是為了在功耗和吞吐量之間實(shí)現(xiàn)最佳的平衡，可以為不需要快速時(shí)鐘的元件提供一個(gè)較慢的始終頻率。對(duì)于那些與帶寬密切相關(guān)的元件，則提供更快的時(shí)鐘頻率。

圖：易失性存儲(chǔ)器FPGA與非易失性存儲(chǔ)器FPGA功耗曲線圖