基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)

　　MP3應(yīng)用開發(fā)板的選型和設(shè)計(jì)

　　主控模塊芯片及其外圍器件

　　XCR3256是Xilinx公司開發(fā)的CoolRuner CPLD芯片，可實(shí)現(xiàn)6000門的數(shù)字邏輯電路，內(nèi)嵌256個(gè)宏單元，支持4個(gè)全局時(shí)鐘，具有低功耗、可快速ISP、延時(shí)可預(yù)測等特點(diǎn)，可滿足MP3功能和數(shù)碼產(chǎn)品方面的一些特殊要求，我們選用XCR3256芯片實(shí)現(xiàn)M P3主控模塊。該主控模塊用于對各外圍器件的控制，協(xié)調(diào)各外圍器件的工作。外圍器件主要有解碼芯片組(MAS3507D和DAC3550A)、Flash存儲器、LCD、USB接口、并口等。主控模塊與各外圍器件的框圖如圖1所示。

　　圖1 MP3應(yīng)用開發(fā)板結(jié)構(gòu)框圖

　　主控邏輯單元是整個(gè)主控模塊的核心部分，決定著MP3播放器各功能，如播放、快進(jìn)、下載之間的優(yōu)先度和順序，為其他邏輯單元提供實(shí)現(xiàn)更加復(fù)雜操作的控制信號。主控邏輯單元通過狀態(tài)機(jī)對其他模塊進(jìn)行控制，其狀態(tài)機(jī)如圖2所示，該圖詳細(xì)地描述了MP3播放器不同工作階段的操作條件和各階段之間的切換情況。

　　特別需要說明的是：①LOW_PWR使DAC3550A工作在低功率模式下;②IDLE是播放與下載、快進(jìn)、后退等操作之間的轉(zhuǎn)換狀態(tài);③UPDATE_TRACK將歌曲曲目更新，并傳遞給LCD顯示。

　　 圖2　主控邏輯單元狀態(tài)機(jī)

　　DAC3550A是一款專為音頻應(yīng)用而設(shè)計(jì)的高精度數(shù)模轉(zhuǎn)換芯片，具有低功耗操作模式，連續(xù)采樣頻率從8KHz到50KHz均可自主選擇，這就給設(shè)計(jì)帶來了極大的靈活性;還提供了簡潔的I2S總線接口和I2C總線接口，主控模塊正是通過I2C總線對DAC3550A三個(gè)寄存器AVOL(16bits)、GCFG(8bits)、SR_REG(8bits)寫入相應(yīng)命令而實(shí)現(xiàn)控制的。DAC3550A接口電路圖設(shè)計(jì)如圖3所示。

　　圖3 DAC3550A接口電路圖