基于FPGA的氣溶膠粒徑信息存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

　時(shí)鐘分頻模塊（Freq）：時(shí)鐘輸入clk為50 MHz的有源晶振提供，經(jīng)分頻轉(zhuǎn)化合適時(shí)鐘clock供給存儲(chǔ)控制模塊使用。
　粒子事件識(shí)別模塊：在GATE為有效電平期間，對(duì)DIFF信號(hào)計(jì)數(shù)，識(shí)別出事件1、事件2和事件3。
　飛行時(shí)間地址轉(zhuǎn)換模塊：ECL-TTL高速計(jì)數(shù)器的最高位T[12]位為1時(shí)，飛行時(shí)間為4 096 ns，被認(rèn)為是超大粒子，超出儀器的測(cè)量范圍，該信號(hào)是以O(shè)RR作為飛行時(shí)間地址轉(zhuǎn)換模塊的一個(gè)輸入信號(hào)，用于識(shí)別事件4。該模塊在識(shí)別出事件1、事件2、事件3和事件4之后轉(zhuǎn)換成相應(yīng)的地址，其中事件2為有效粒子情況，識(shí)別為該事件時(shí)，將不同飛行時(shí)間T[11..0]輸入轉(zhuǎn)換成不同的存儲(chǔ)器地址信號(hào)輸出，識(shí)別為事件1、事件3和事件4時(shí)為少數(shù)粒子的干擾情況，分別產(chǎn)生一固定的存儲(chǔ)器地址信號(hào)輸出。
雙端口RAM的存儲(chǔ)控制模塊：該模塊的主要功能是完成對(duì)內(nèi)存RAM的控制[6-10]。由于兩粒子之間的時(shí)間間隔很短（GATE為低電平期間），在納秒量級(jí)，在如此短的時(shí)間內(nèi)完成內(nèi)存的讀寫(xiě)控制以及復(fù)位等，是存儲(chǔ)器設(shè)計(jì)的一個(gè)難點(diǎn)。CYPRESS公司研制的64 K×16位高速低功耗CMOS型靜態(tài)雙口RAM芯片CY7C028可以滿(mǎn)足存儲(chǔ)設(shè)計(jì)的要求，一方面其存儲(chǔ)器的最大訪(fǎng)問(wèn)時(shí)間12/15/20 ns，另一方面由于其容量高達(dá)64 KB，可以滿(mǎn)足存儲(chǔ)具有32 768種電子學(xué)特征信號(hào)的粒子信息，同時(shí)數(shù)據(jù)總線(xiàn)寬度為16位，故每一內(nèi)存單元可以記錄的同一特征粒子數(shù)高達(dá)65 535個(gè)。而且配有雙端口，可以不必修改已設(shè)計(jì)完成的單片機(jī)端而擴(kuò)展存儲(chǔ)器訪(fǎng)問(wèn)控制功能，縮短開(kāi)發(fā)周期[11]。出于儀器開(kāi)發(fā)成本的考慮，下一目標(biāo)是在FPGA內(nèi)部實(shí)現(xiàn)雙口RAM的功能,節(jié)省硬件雙口RAM成本消耗。目前，為縮短開(kāi)發(fā)周期，使用外部雙口RAM，在FPGA內(nèi)部采用狀態(tài)機(jī)進(jìn)行內(nèi)存的訪(fǎng)問(wèn)控制。雙口RAM訪(fǎng)問(wèn)控制時(shí)，首先要注意最重要的問(wèn)題是RAM兩端的控制器同時(shí)訪(fǎng)問(wèn)同一內(nèi)存單元而產(chǎn)生的競(jìng)爭(zhēng)問(wèn)題，其次就是要注意由于FPGA端與RAM連接的數(shù)據(jù)總線(xiàn)是雙向的，在空閑和讀取之前要注意賦值為高阻態(tài)。整個(gè)系統(tǒng)設(shè)計(jì)的流程如圖6所示。

Quartus II仿真波形結(jié)果如圖7所示。

在GATE信號(hào)為高電平期間對(duì)DIFF信號(hào)進(jìn)行計(jì)數(shù)，如果DIFF脈沖數(shù)為2，粒子識(shí)別為事件2,便在DATE信號(hào)的下降沿鎖存飛行時(shí)間T,由T-Address模塊將其轉(zhuǎn)換成地址信號(hào)的輸出ADDR(如圖7中的192和512)，然后由存儲(chǔ)控制模塊完成讀寫(xiě)控制后，發(fā)出復(fù)位信號(hào)對(duì)時(shí)間T進(jìn)行清零,從而完成一次操作。如果GATE為高電平時(shí)，DIFF脈沖的個(gè)數(shù)為1或者3時(shí)，分別產(chǎn)生一固定地址輸出。如圖7中所示，DIFF為3時(shí),地址固定輸出為1 023，盡管T值為384，DIFF為1時(shí)同理?？梢?jiàn)，仿真波形結(jié)果與實(shí)際設(shè)計(jì)要求結(jié)果一致。

3 實(shí)驗(yàn)結(jié)果分析
目前，該存儲(chǔ)系統(tǒng)已運(yùn)行于本研究所自行研發(fā)的空氣動(dòng)力學(xué)粒譜儀中。圖8給出了實(shí)測(cè)的顆粒物飛行時(shí)間譜分布結(jié)果，測(cè)量時(shí)間為2010年6月18日，地點(diǎn)為安徽省合肥市科學(xué)島中科院安徽光機(jī)所大樓室內(nèi)，圖中橫坐標(biāo)代表氣溶膠粒子的飛行時(shí)間，單位為納秒（ns），縱坐標(biāo)代表各個(gè)不同飛行時(shí)間對(duì)應(yīng)的氣溶膠粒子數(shù)，單位為個(gè)（pt）。其中，采樣氣流1 L/min（總氣流51 L/min，殼氣流41 L/min），采樣時(shí)間為30 s，將各個(gè)飛行時(shí)間粒子的粒子數(shù)相加求和得粒子總數(shù)為233 047個(gè)。圖中，實(shí)測(cè)氣溶膠粒子飛行時(shí)間譜的分布符合大氣氣溶膠常規(guī)分布這一特征，即氣溶膠粒子粒徑分布不完全是正態(tài)分布，而只是接近正態(tài)分布的特征[4]。

針對(duì)空氣動(dòng)力學(xué)粒譜儀系統(tǒng)研制的需要，采用電子學(xué)多道存儲(chǔ)技術(shù)設(shè)計(jì)了一種基于核心控制器FPGA和雙口RAM的高速大容量存儲(chǔ)系統(tǒng),實(shí)現(xiàn)了對(duì)氣溶膠粒子的識(shí)別和空氣動(dòng)力學(xué)粒徑信息的分類(lèi)計(jì)數(shù)、存儲(chǔ)，存儲(chǔ)容量高達(dá)32 768道,每道計(jì)數(shù)深度達(dá)65 535個(gè)(16 bit)，完全滿(mǎn)足氣溶膠粒子的特征和個(gè)數(shù)要求。FPGA時(shí)鐘頻率高達(dá)50 MHz,完全能夠?qū)崿F(xiàn)對(duì)大量粒子的快速識(shí)別和飛行時(shí)間在納秒級(jí)的地址轉(zhuǎn)換存儲(chǔ)，另外FPGA采用內(nèi)部硬件電路完成邏輯控制，所以工作穩(wěn)定可靠，且功耗低。經(jīng)過(guò)實(shí)際運(yùn)行驗(yàn)證，該存儲(chǔ)系統(tǒng)完全滿(mǎn)足儀器連續(xù)、實(shí)時(shí)、在線(xiàn)監(jiān)測(cè)的要求，工作穩(wěn)定可靠，實(shí)現(xiàn)了對(duì)氣溶膠粒徑測(cè)量，廣泛應(yīng)用于環(huán)境空氣質(zhì)量監(jiān)測(cè)、潔凈室檢測(cè)、氣溶膠特性研究及對(duì)大氣傳輸特性的研究等領(lǐng)域。