基于數(shù)字預失真平臺的推進算法研究

　　1 數(shù)字預失真技術

　　對于這個兩難問題，更具成本效益的解決方案是采用設計巧妙的DSP。利用數(shù)字預失真(DPD)這種技術，可以通過使發(fā)射信號預失真來滿足頻譜要求，同時讓工作在高效率飽和區(qū)的PA晶體管有效線性化。DPD需要一個觀測接收機，通過其中的高帶寬ADC，對PA輸出的耦合版本進行下變頻處理。發(fā)射波形的數(shù)字版本與接收波形相比較，由自適應算法計算或更新一系列參數(shù)，以便預加載下一個發(fā)射波形。當自適應算法收斂時，即使PA工作在傳遞函數(shù)的高度非線性部分，發(fā)射機輸出也實現(xiàn)了線性化。DPD可將發(fā)射機效率從10%以下提高到35%以上，具體取決于所用的算法和功率放大器拓撲結構。

　　包含DPD等復雜閉環(huán)算法的無線電系統(tǒng)設計不能孤立地進行。針對信號鏈的模擬行為和PA的電氣與熱記憶效應進行建模也不是一件容易的事。失真機制的數(shù)量會隨著非線性階數(shù)的提高而迅速增加，這意味著PA的輸入驅動電平可能會顯著改變失真行為。一款完整的閉環(huán)估算平臺對于優(yōu)化給定PA的DPD算法可謂無價之寶。

　　ADI公司已開發(fā)出3G/4G兼容發(fā)射無線電平臺，支持無線基礎設施設備的設計人員利用功率放大器和數(shù)字預失真技術估算閉環(huán)性能結果。這款混合信號數(shù)字預失真平臺(MSDPD)如圖1所示，它將高性能線性和混合信號器件組合成先進的發(fā)射機和DPD觀測接收機。

　　圖1：混合信號數(shù)字預失真(MSDPD)開發(fā)板

　　2 DPD平臺的FPGA優(yōu)勢

　　當今許多DPD用戶使用的解決方案要么基于固定功能ASIC，要么基于FPGA。FPGA具有可編程能力，因此用戶能夠靈活地優(yōu)化解決方案，并能夠適應數(shù)據(jù)轉換器和功率晶體管技術的未來發(fā)展。固定功能ASIC則不允許設計人員輕易改變算法或支持不同版本的標準?？删幊唐骷暮锰幨强梢约铀佼a品上市，靈活且經濟有效地適應新標準和發(fā)展中的標準，而不必像ASIC那樣需要重新設計。

　　隨著FPGA技術的進步，現(xiàn)在使用一個FPGA器件就能實現(xiàn)整個無線電調制解調器，并支持多種標準和多天線，因此可以省去許多信號處理和連接IC，電路板空間得以縮小，BOM成本得以降低。此外，這種集成度讓業(yè)界離軟件無線電(SDR)又近了一步，有助于設備制造商快速響應網(wǎng)絡提供商的需求。

　　MSDPD開發(fā)平臺是市場上僅有的一款為無線基礎設施設備的設計人員提供FPGA功能的解決方案。MSDPD板能夠與多種FPGA開發(fā)套件無縫連接：通過HSMC接口使用Altera Stratix IV，以及通過FMC接口使用Xilinx Virtex 6。直接與FPGA接口為設計人員提供了一個即時便捷框架，可以快速估算第三方DPD算法，或者通過簡單的FPGA重新編程，在一個閉環(huán)環(huán)境中設計并優(yōu)化自己的算法。