新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > WIMAX LDPC碼譯碼器的FPGA實現(xiàn)

WIMAX LDPC碼譯碼器的FPGA實現(xiàn)

作者: 時間:2011-05-30 來源:網(wǎng)絡(luò) 收藏

摘 要: 設(shè)計了基于-NMS算法的碼率碼長可配置LDPC碼,支持標(biāo)準(zhǔn)LDPC碼的譯碼。 通過插入最短的額外時鐘周期,使得更新后的節(jié)點信息得到了及時利用。采用一種工作于增量模式的基于填充算法的桶形移位寄存器結(jié)構(gòu),實現(xiàn)了對該標(biāo)準(zhǔn)中576、768、1152、2304 4種碼長LDPC 碼譯碼的支持。結(jié)果表明所設(shè)計的完全能滿足標(biāo)準(zhǔn)對數(shù)據(jù)吞吐率的要求。


關(guān)鍵詞: ;低密度奇偶校驗碼;FPGA;;歸一化最小和算法

全球微波互聯(lián)接入WIMAX是一種基于IEEE802.16e標(biāo)準(zhǔn)的無線城域網(wǎng)WMAN技術(shù)。該技術(shù)采用LDPC碼作為其信道編碼方案。WIMAX標(biāo)準(zhǔn)的LDPC碼由于其優(yōu)異的性能而引起了人們的廣泛關(guān)注。Torben Brack等人根據(jù)該標(biāo)準(zhǔn)中各個碼率LDPC碼校驗矩陣的不同特點,對碼率為1/2和2/3B的LDPC碼采用譯碼算法,對其他4種碼率的LDPC碼采用。設(shè)計實現(xiàn)了一個可支持WIMAX標(biāo)準(zhǔn)中所有碼率和碼長的LDPC碼譯碼器[1]。SHIH Xin Yu等人對LDPC碼的校驗基矩陣進(jìn)行行列置換,使得變量節(jié)點和校驗節(jié)點的處理在時間上可以部分重疊,基于實現(xiàn)了支持該標(biāo)準(zhǔn)中碼率為1/2 的19種碼長的LDPC碼的譯碼器[2]。


重組網(wǎng)絡(luò)是部分并行LDPC碼譯碼器中的一個重要組成單元。對數(shù)移位寄存器結(jié)構(gòu)和雙向網(wǎng)絡(luò)僅適用于單個碼長。為了實現(xiàn)對多種碼長的支持[3],采用了Benes網(wǎng)絡(luò),基于該網(wǎng)絡(luò)的部分并行譯碼器可支持?jǐn)U展因子小于該網(wǎng)絡(luò)輸入輸出端口數(shù)的各種碼長LDPC碼的譯碼。由于該網(wǎng)絡(luò)中各個開關(guān)控制信號的產(chǎn)生是基于一種遞推的算法,因此其復(fù)雜度較高。


本文將TDMP算法運(yùn)用于WIMAX標(biāo)準(zhǔn)中所有6種碼率的LDPC碼的譯碼,通過分析得出了各個碼率LDPC碼的變量節(jié)點后驗LLR在前后兩次更新之間的最小時間間隔,采用插入額外時鐘周期的方法使得更新后的節(jié)點信息得到了及時利用。設(shè)計了一種基于填充算法的桶形移位寄存器結(jié)構(gòu)的重組網(wǎng)絡(luò)單元,實現(xiàn)了對該標(biāo)準(zhǔn)中576、768、1152和2304 4種碼長的支持。采用了基于增量的循環(huán)移位模式,降低了硬件實現(xiàn)復(fù)雜度和單次迭代處理的周期數(shù),提高了吞吐率。


1 LDPC碼的譯碼算法
LDPC碼的標(biāo)準(zhǔn)譯碼算法為。TDMP及時利用了更新后的節(jié)點信息,加快了譯碼收斂速率。中高信噪比條件下,該算法成功譯碼所需的平均迭代次數(shù)僅是BP算法的一半。TDMP-NMS算法采用歸一化最小和算法更新TDMP算法中的校驗節(jié)點信息,簡化了運(yùn)算復(fù)雜度。該算法的譯碼處理步驟如下[3]:
WIMAX LDPC碼譯碼器的FPGA實現(xiàn)
(2)開始繼續(xù)下一次迭代處理。


上一頁 1 2 下一頁

關(guān)鍵詞: WIMAX TDMP BP算法 譯碼器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉