一種基于PLL的測試測量時鐘恢復(fù)方案

　　嵌入式時鐘方案

　　把時鐘嵌入到數(shù)據(jù)中是保證在接收機準確恢復(fù)發(fā)射的數(shù)據(jù)流的一種常用方式。但一旦實現(xiàn)，就會產(chǎn)生一個問題，即系統(tǒng)以一種時鐘速率運行，而輸入的碼流會以略微不同的速率運行。必須以某種方式重新為數(shù)據(jù)輸入時鐘，以便與接收端系統(tǒng)相匹配。

　　在某些結(jié)構(gòu)中，特別是在SONET/SDH中，設(shè)計人員做的一項重要工作是使系統(tǒng)中的所有時鐘盡可能地匹配，這是通過基于全球定位系統(tǒng)(GPS)來分配高度準確的系統(tǒng)時鐘，或者基于銣(Rubidium)或類似標準來分配本地時鐘而實現(xiàn)的。

　　其它結(jié)構(gòu)則承受了時鐘速率差異性更大的特點，以此來降低成本和復(fù)雜性。在任何情況下，系統(tǒng)最終都必須處理所有的不匹配，這一般要等到差異超過1個比特或1個幀，然后插入或刪除比特或字符。通常，系統(tǒng)協(xié)議會插入多個字符，稱為填充字，這些字符在接收機上會被舍棄掉。還有的時候，如果需要的話，協(xié)議會允許接收機插入自己的字符，而不會打亂數(shù)據(jù)的含義。

　　增加或刪除這些字符可能會極大地影響測試。基于協(xié)議的測試設(shè)備通常被設(shè)置成處理插入的或刪除的字符，同時仍能識別底層信息。但是，物理層測試設(shè)備有時更加受限，它要求碼型完全符合沒有變化的已知重復(fù)序列。多出或漏掉碼會導(dǎo)致設(shè)備認為發(fā)生了錯誤。

　　在系統(tǒng)管理基線漂移時也會發(fā)生數(shù)據(jù)碼型變化，即系統(tǒng)會經(jīng)過AC耦合和一長串完全相同的位，導(dǎo)致平均信號電壓漂移，直到發(fā)生誤碼。在這種情況下，協(xié)議方案對于每個有效字符通常有兩個版本，并確定發(fā)送最能有效抗擊任何基線漂移或運行不一致的版本。接收機上的協(xié)議智能完全能夠識別哪種版本是正確，但這也違反了某些測試設(shè)備對碼型不變的要求。

　　某些測試設(shè)備可以進行參數(shù)測量，而無需重復(fù)碼型。這在檢查物理層問題時非常有效，但不能處理協(xié)議錯誤。此外，還有可能會漏掉清除后作為正確碼重傳的接收機誤碼，盡管這些碼是有問題的。

　　通過使用環(huán)回測試，發(fā)送到接收機的信號被環(huán)回，成為發(fā)射機的輸出。但數(shù)據(jù)并不總是完全相同，因為時鐘速率匹配錯誤會導(dǎo)致填充字變化，這可能會使測試設(shè)備混亂。在這些情況下，一種解決方案是創(chuàng)建一個測試環(huán)境，其中發(fā)射機時鐘域和接收機時鐘域完全一樣，從而無需進行域速率匹配。許多使用儀器時鐘恢復(fù)的方案可以用測試設(shè)備輸出的準確速率創(chuàng)建一個時鐘信號，然后再利用這個信號為環(huán)回測試生成一個測試信號。

　　隨著時鐘恢復(fù)在更多的系統(tǒng)和測試設(shè)置中日益普遍，必須考慮其對測量的影響。許多外部影響可能會打亂數(shù)據(jù)和時鐘源之間的關(guān)系。通過了解這兩者之間的關(guān)系，可以獲得更實用、更準確的測量結(jié)果。