采用可編程邏輯器件設計可變通信數(shù)字信號源

可編程邏輯器件（ＰＬＤ）在工業(yè)、自動控制、信號處理和日常生活等方面都發(fā)揮著愈來愈大的作用。ｉｓｐ（在系統(tǒng)可編程）器件就是ＰＬＤ中的一朵奇葩，它以其良好的系統(tǒng)性能、較強的設計靈活性、較高的邏輯利用率和優(yōu)越的Ｅ２ＣＭＯＳ工藝而得到了電路設計者們的青睞。本設計就是采用Ｌａｔｔｉｃｅ公司的高密度在系統(tǒng)可編程芯片ｐＬＳＩ／ｉｓｐＬＳＩ１０１６設計的一個通信數(shù)字信號源。設計中采用兩套地址總線（微機總線與ｉｓｐ總線）分時對兩片ＲＡＭ進行讀寫操作，并采用不斷查詢端口的方式進行協(xié)調控制，從而產生出滿足設計要求的數(shù)字碼流。

1 ｉｓｐ系統(tǒng)介紹

1.1 概述

在系統(tǒng)可編程器件是近幾年來興起的一種ＰＬＤ器件。所謂在系統(tǒng)可編程，是指在用戶自己設計的目標系統(tǒng)中或線路板上為重構邏輯器件進行編程或反復編程的能力。常規(guī)ＰＬＤ通常是先編程后裝配，而采用ｉｓｐ技術的ＰＬＤ則是先裝配后編程，成為產品之后還可反復編程。在系統(tǒng)可編程器件的出現(xiàn)使得當今數(shù)字電子系統(tǒng)設計的面貌煥然一新。采用ｉｓｐ技術之后硬件設計可以變得象軟件那樣靈活而易于修改，硬件的功能可以實時地加以修改或按預定程序改變組態(tài)，這不僅擴展了器件的用途，縮短了系統(tǒng)調試周期，而且還省卻了對器件單獨編程的環(huán)節(jié)和器件編程設備，簡化了目標設備的現(xiàn)場升級和維護工作。ｉｓｐ是美國Ｌａｔｔｉｃｅ半導體公司生產的可編程邏輯器件的專用商標，該公司生產的ＰＬＤ在工藝上吸收了Ｅ２ＰＲＯＭ的浮柵技術，并與ＣＭＯＳ靜態(tài)ＲＡＭ相結合，開拓了能長期保持數(shù)據(jù)的Ｅ２ＣＭＯＳ技術。目前所有的ＧＡＬｐＬＳＩ／ｉｓｐＬＳＩ都應用了Ｌａｔｔｉｃｅ公司的高速ＵｌｔｒａＭＯＳ Ｅ２ＣＭＯＳ技術。Ｌａｔｔｉｃｅ公司已將其獨特的ｉｓｐ技術應用到它的高密度可編程邏輯器件（ＨＤＰＬＤ）中，形成ｉｓｐＬＳＩ系列高密度在系統(tǒng)可編程邏輯器件，使得ｉｓｐ成為新產品研制和開發(fā)的理想工具。

1.2 ｉｓｐ器件的特點

可編程邏輯器件的在系統(tǒng)編程能力必將更新人們設計、制造和維護電子系統(tǒng)的方法，具有如下特點：

·在系統(tǒng)編程允許用戶“在系統(tǒng)之中”編程或修改邏輯設計，而無需將器件從線路板上拆上拆下。這就加速了系統(tǒng)和線路板的調試過程，便于用戶在設計過程中更早地確定線路板的布局。

·當對傳統(tǒng)的ＰＬＤ器件進行編程時，其測試、制造過程總是免不了人工處置。采用ｉｓｐＬＳＩ器件之后，可以將芯片直接焊接在印刷電路板上，然后再進行編程或改寫。這就保證了調試制造過程中絕不會損傷器件的引腳。

·ｉｓｐＬＳＩ器件在焊接到印刷電路板上之后，仍可毫不困難地修改其邏輯功能，于是用戶可在同一塊電路板上實現(xiàn)各種硬件結構。

·通過軟件重構系統(tǒng)，ｉｓｐＬＳＩ器件的現(xiàn)場改寫只需從磁盤裝入或通過調制解調器送入結構文件，實現(xiàn)起來非常容易，而且還可實現(xiàn)遠距離遙控編程。

·所有ｉｓｐＬＳＩ器件都為用戶提供了一個保密位來防止對片內編程模式的非法復制。保密位僅能在芯片改寫時被擦除，因而一旦被編程后就無法讀出芯片內原有的內部結構。

此外ｉｓｐＬＳＩ器件也可以用市售的通用邏輯編程器來進行編程。

1.3 ｐＬＳＩ／ｉｓｐＬＳＩ１０００系列的結構及特點

ｐＬＳＩ／ｉｓｐＬＳＩ邏輯塊的基本單位是萬能邏輯塊（ＧＬＢ），這種萬能邏輯塊由四個輸出邏輯宏單元（ＯＬＭＣ）組成。每個ＧＬＢ中有１８個輸入、一個可編程的與／或／異或陣列和４個輸出。ＧＬＢ的輸入來自于集總布線區(qū)（ＧＲＰ Ｇｌｏｂａｌ Ｒｏｕｔｉｎｇ Ｐｏｏｌ）和直通輸入。所有ＧＬＢ的輸出都送至集總布線區(qū)，因此可使它們與器件中其它ＧＬＢ的輸入相連，如圖１所示。

由８個ＧＬＢ、１６個Ｉ／Ｏ單元和兩個直通輸入互相連接而構成一個大塊（Ｍｅｇａｂｌｏｃｋ）。這８個ＧＬＢ的輸出通過輸出布線區(qū)（ＯＲＰ Ｔｈｅ Ｏｕｔｐｕｔ Ｒｏｕｔｉｎｇ Ｐｏｏｌ）被連至１６個通用Ｉ／Ｏ單元。每一個大塊共享一個輸出使能控制信號。

ｐＬＳＩ／ｉｓｐＬＳＩ器件由于邏輯輸入端多，邏輯塊劃分較細膩而優(yōu)越于一般的可編程邏輯器件。它之所以設計靈活，邏輯利用率高，是由于它具有靈活的布線資源和可供選擇的宏單元時鐘，還有輸入寄存器和豐富的使能信號。ｐＬＳＩ／ｉｓｐＬＳＩ器件編程速度快，出廠前１００％經過測試，因此在系統(tǒng)編程能力、質量、可靠性和生產率方面都領先于一般的ＰＬＤ。對于ｐＬＳＩ／ｉｓｐＬＳＩ１０１６而言，它包括９６個寄存器、４個直通輸入、３個直通輸入時鐘和一個集總布線區(qū)。ｉｓｐ１０１６具有５Ｖ在系統(tǒng)編程和在系統(tǒng)監(jiān)測能力。ｉｓｐ１０１６共包括２個大塊，內含１６個ＧＬＢ。該器件同時具有３２個Ｉ／Ｏ單元和４個直通輸入，它們都直接連至Ｉ／Ｏ引腳。每一個Ｉ／Ｏ單元都可以單獨編程為組合輸入、寄存器輸入、鎖存器輸入、輸出或是具有三態(tài)控制的雙向Ｉ／Ｏ引腳。

2 系統(tǒng)設計原理及框圖

2.1 設計原理

本設計的任務是設計一個數(shù)字信號源。要求碼長可變；數(shù)據(jù)格式是可以符合任何一種建議的數(shù)據(jù)格式；碼速率可調且在１～１０Ｍｂｐｓ之間。為此，在設計之初采用了以下方案，框圖如圖２所示，其中八分頻電路，可置數(shù)的地址計數(shù)器電路及并／串轉換電路由ｉｓｐ器件編程實現(xiàn)。為了實現(xiàn)碼速在１～１０Ｍｂｐｓ之間可調，特采用ＤＤＳ器件產生出１～１０ＭＨｚ的正弦波信號，經過整形及濾波電路而形成方波，即主控時鐘ＣＬＫ信號。主控時鐘經過８分頻電路而形成ＣＬＫ０信號，它成為可置數(shù)的地址計數(shù)器的計數(shù)脈沖。同時ＣＬＫ０信號經過反相成為并／串轉換電路的置入（采樣）脈沖信號ｆｓａ，而ＣＬＫ 信號經過反相成為并／串轉換電路的時鐘信號ｆｃｐ，這樣ＣＬＫ信號的速率就決定了所產生的數(shù)據(jù)碼流的速率。在ＥＰＲＯＭ存儲器中存放著符合一定數(shù)據(jù)格式的數(shù)據(jù)。這樣由可置數(shù)的地址計數(shù)器循環(huán)地長度可變地讀出ＥＰＲＯＭ中的數(shù)據(jù)（以ｂｙｔｅ為單位），經過并／串轉換電路便產生了碼長可變、碼速可變的數(shù)字碼流。

但是，考慮到ＥＰＲＯＭ編程及擦寫的過程比較繁瑣，數(shù)據(jù)不易改寫，靈活性及通用性較差，因此，經過比較決定采用第二種方案。其框圖如圖３所示。

在第二種方案中，ｉｓｐ器件仍由編程實現(xiàn)八分頻電路、地址譯碼器電路及并／串轉換電路的功能。圖３中，端口電路的作用主要是通過不斷查詢Ｂ１５的狀態(tài)，從而控制兩片ＲＡＭ的讀寫進程?？刂齐娐分饕ǖ刂肪€選擇控制，存儲器片選控制，讀寫及輸出使能端控制以及總線驅動控制等。設計中采用兩片ＲＡＭ進行分時讀寫操作，這樣做的目的是使數(shù)據(jù)信號的設計具有更大的靈活性。當微機對ＲＡＭ１進行寫操作的同時，由ｉｓｐ器件中的地址計數(shù)譯碼對ＲＡＭ２進行讀操作，讀出的數(shù)據(jù)經ｉｓｐ內并／串轉換部分而輸出數(shù)據(jù)信號ＯＵＴ；同樣地，當微機對ＲＡＭ２進行寫操作的同時，由ｉｓｐ器件中的地址計數(shù)譯碼對ＲＡＭ１進行讀操作，讀出的數(shù)據(jù)經ｉｓｐ內并／串轉換部分而輸出數(shù)字信號流ＯＵＴ。如此往復循環(huán)，從而方便靈活地產生出符合設計要求的數(shù)字碼流。

由于設計中采用兩套地址總線進行分時讀寫操作，而分時讀寫操作的切換主要是利用ｉｓｐＬＳＩ１０１６中地址計數(shù)譯碼電路的最高位—Ｂ１５。在整個工作期間，兩片ＲＡＭ都應處于被選中的狀態(tài)，即片選信號均應為低電平。當微機對一片ＲＡＭ進行寫操作時，要保證ｉｓｐＬＳＩ１０１６對另一片ＲＡＭ進行讀操作，每一片ＲＡＭ都有２個雙向數(shù)據(jù)收發(fā)器７４ＬＳ２４５與之相連接。其中一個固定為輸入→輸出，對應為ｉｓｐＬＳＩ１０１６從ＲＡＭ中讀出數(shù)據(jù)；另外一個固定為輸出→輸入，對應為微機向ＲＡＭ寫數(shù)據(jù)。

由于寫操作是通過編程由微機控制的，速度較快，而讀操作是由ｉｓｐＬＳＩ１０１６控制的，速度較慢，這就很有可能出現(xiàn)讀寫操作的混亂。為了防止這種情況的發(fā)生，在設計中增加了端口電路部分。我們可以在系統(tǒng)程序中增加一段不斷查詢端口的語句，而標志位就為Ｂ１５（因為對一片ＲＡＭ而言，Ｂ１５信號電平的改變就意味著讀寫狀態(tài)的改變）。當查詢到標志位發(fā)生改變時，立即進行下一輪讀寫；當查詢到標志位不變時，繼續(xù)查詢，直至其發(fā)生改變?yōu)橹梗缓筮M行下一輪讀寫。

對于ｉｓｐＬＳＩ１０１６的時鐘輸入，可以使用ＤＤＳ直接數(shù)字頻率合成構造一個可變頻率的正弦波產生電路，然后再進行波形變換而形成一個方波脈沖信號。但是為了簡單起見，也可使用一個４ＭＨｚ的晶體和基本門電路搭成一個具有一定頻率穩(wěn)定度的方波產生電路。

前面已經提到過ｉｓｐＬＳＩ１０１６由編程實現(xiàn)八分頻電路、地址計數(shù)譯碼電路、并／串轉換電路的功能。其中八分頻電路可以看作是一個３位的計數(shù)器，它的進位信號就是外部輸入時鐘的八分頻信號；地址計數(shù)譯碼電路也可以看作是一個１６位的地址計數(shù)器，它的低１５位就是作為輸出的地址信號，它的最高位Ｂ１５是做為控制信號來使用的；并／串轉換電路可以看作是一個八位的移位寄存器，它的移出信號就是所要產生的數(shù)據(jù)碼流信號。

2.2 系統(tǒng)程序設計

系統(tǒng)程序主要完成以下功能：由微機將符合一定建議數(shù)據(jù)格式的數(shù)據(jù)寫入ＲＡＭ中，查詢端口的狀態(tài)并完成相應的操作，結束系統(tǒng)的工作等。系統(tǒng)程序流程圖如圖４所示。

3 ｉｓｐ編程設計

3.1 在系統(tǒng)編程原理

ｉｓｐＬＳＩ器件的編程是由片內狀態(tài)機控制的，狀態(tài)的輸入即為進入片內的五個編程接口信號。圖５給出了在系統(tǒng)編程電路的典型結構。

圖中編程信號來自專門的在系統(tǒng)編程控制電路。編程過程即為把ＪＥＤＥＣ形式的熔絲圖傳送到器件中的過程。ｉｓｐＬＳＩ器件有兩種模式：正常工作模式與編程模式。器件的工作模式是由在系統(tǒng)編程使能信號ｉｓｐＥＮ控制的。ｉｓｐＬＳＩ器件一旦進入編程模式，器件的編程操作就完全受片內ｉｓｐ狀態(tài)機控制。在五個編程控制信號中，ｉｓｐＥＮ信號用來使能或取消其他四個編程控制信號。它們是：數(shù)據(jù)串入信號ＳＤＩ、模式控制信號ＭＯＤＥ、數(shù)據(jù)串出信號ＳＤＯ和串行時鐘信號ＳＣＬＫ。在ＳＣＬＫ的作用下，來自ＪＥＤＥＣ文件的編程信息通過ＳＤＩ端口串行地移入器件，同時通過ＳＤＯ端口移出。ＳＣＬＫ同時也驅動片內狀態(tài)機工作。當器件處于正常工作模式時，４個編程控制信號端口可以用作普通的直通輸入端。對ｉｓｐＬＳＩ器件編程有多種方法。其中最簡單的是直接把ｉｓｐ編程引腳當作專用的編程端口。用如圖５那樣的并行編程結構來進行編程。

3.2 設計軟件簡介

如前所述，ｉｓｐ由編程實現(xiàn)八分頻電路、地址計數(shù)器電路以及并／串轉換電路的功能。在這里對ｉｓｐ編程采用原理圖設計法，即先設計出滿足上述功能的原理圖，然后生成ＪＥＤＥＣ形式的熔絲圖，再寫入ｉｓｐ器件中。

我們使用的繪制原理圖的軟件為ＯｒＣＡＤ Ｓｙｓｔｅｍ公司的ＯｒＣＡＤ／ＳＤＴ ＩＶ。需要注意的是，因為要使用ＯｒＣＡＤ Ｓｙｓｔｅｍｓ公司的ＷＤＯＷＮＬＤ軟件包進行對ｉｓｐＬＳＩ１０１６的編程寫入，所以在繪圖時要采用庫ＬＳＣ．ＬＩＢ（Ｌａｔｔｉｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ Ｌｉｂｒａｒｙ）中的元件。也就是說，要使用ＬＳＣ庫中基本邏輯門和Ｄ觸發(fā)器來繪制出具有上述三種功能的ｉｓｐ編程原理圖。在原理圖繪制完畢之后，就可以用ＯｒＣＡＤ／ＳＤＴ ＩＶ中的網絡表制作功能生成網絡表．ＥＤＮ文件，此時還可使用ＯｒＣＡＤ／ＶＳＴ進行數(shù)字電路的邏輯模擬。在電路連接網表文件生成以后，就可以使用ｐＤＳ＋ ＯｒＣＡＤ Ｓｏｆｔｗａｒｅ軟件包生成ＪＥＤＥＣ形式的熔絲圖文件了。有關ｐＤＳ＋ ＯｒＣＡＤ Ｓｏｆｔｗａｒｅ的資料請參考文獻[４]。當具有標準ＪＥＤＥＣ格式的熔絲圖文件生成以后，就可以使用ＷＤＯＷＮＬＤ軟件包（即ＤＯＷＮＬＯＡＤ ｆｏｒ Ｗｉｎｄｏｗｓ）對ｉｓｐ器件進行編程寫入了。下載電纜線是專用的ｉｓｐＤＯＷＮＬＯＡＤ ＣＡＢＬＥ，它的一端是２５針的并行接口，另一端是一個８腳的插座。對ＷＤＯＷＮＬＯＡＤ軟件感興趣的讀者請參考相關的資料。

經過上述步驟，ｐＬＳＩ／ｉｓｐＬＳＩ１０１６就成為一個具有一定功能的邏輯器件了，我們也就可以在系統(tǒng)電路板上使用它了。

總之，美國Ｌａｔｔｉｃｅ 公司將“在系統(tǒng)可編程（ｉｓｐ）”技術應用到高密度可編程器件中，形成既有可編程邏輯器件（ＰＬＤ）的性能與特點，又有現(xiàn)場可編程邏輯陣列（ＦＰＧＡ）高密度和靈活性的在系統(tǒng)可編程邏輯器件。本設計就是對這種器件進行了一定的開發(fā)及應用，設計出一種通用數(shù)字信號源。有關ｉｓｐ器件的開發(fā)及應用還值得我們作進一步的探索