DS/FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步技術(shù)FPGA實(shí)現(xiàn)

　　1.2 數(shù)字下變頻器

　　數(shù)字下變頻器將A/D采樣得到的中頻信號(hào)進(jìn)行下變頻處理，去除中頻，得到基帶信號(hào)。利用本地NCO產(chǎn)生與輸入中頻信號(hào)頻率相同的正弦和余弦信號(hào)，并與輸入信號(hào)進(jìn)行復(fù)乘法運(yùn)算，然后對(duì)運(yùn)算結(jié)果做低通濾波，即可完成對(duì)中頻信號(hào)的下變頻操作。正交采樣模式下，兩路A/D轉(zhuǎn)換器提供正交輸入IIN及QIN，數(shù)字下變頻器的復(fù)乘法器輸出IOUT、QOUT為:

　　本振信號(hào)、復(fù)乘法器、低通濾波器均采用數(shù)字化設(shè)計(jì)。數(shù)字下變頻器采用ALTERA公司的APEX20K200RC240-1

　　器件。該器件典型門(mén)數(shù)為20萬(wàn)，有豐富的邏輯單元和RAM單元，開(kāi)發(fā)平臺(tái)Quartus II 自帶的宏模塊，如lpm_mult(乘法器宏模塊)、lpm_rom(ROM宏模塊)、lpm_add_sub(加法器宏模塊)等，給設(shè)計(jì)帶來(lái)了極大的方便。數(shù)字下變頻器原理圖如圖2所示。

　　圖2中的數(shù)字表示相應(yīng)模塊的數(shù)據(jù)寬度。濾波模塊是1個(gè)二階的低通濾波器，濾除混頻后的高頻分量。在一些專(zhuān)用的數(shù)字下變頻器件如STEL-2130中，濾波器的階數(shù)是可編程的，可以根據(jù)需要設(shè)置不同的階數(shù)，從而得到不同的濾波效果。考慮到FPGA的資源問(wèn)題，設(shè)置濾波器的階數(shù)為固定的二階。濾波器輸入x[n]與輸出y[n]關(guān)系為:

　　該低通濾波器將相鄰的兩個(gè)輸入數(shù)據(jù)相加后作為輸出，即每?jī)蓚€(gè)輸入數(shù)據(jù)對(duì)應(yīng)一個(gè)輸出數(shù)據(jù)，輸入數(shù)據(jù)時(shí)鐘節(jié)拍為輸出數(shù)據(jù)時(shí)鐘節(jié)拍的2倍。

　　經(jīng)過(guò)低通濾波后的數(shù)據(jù)經(jīng)過(guò)滑動(dòng)窗處理，滑動(dòng)窗對(duì)輸入數(shù)據(jù)進(jìn)行選擇輸出，用來(lái)動(dòng)態(tài)調(diào)整相關(guān)峰的大小。在捕獲過(guò)程中觀(guān)察相關(guān)峰值時(shí)，通過(guò)調(diào)整滑動(dòng)窗口，可以獲得不同幅度的相關(guān)峰值。選擇控制端由DSP寫(xiě)控制字來(lái)決定，結(jié)構(gòu)如圖3所示?；瑒?dòng)窗控制邏輯關(guān)系為:

　　符號(hào)擴(kuò)展是為了與后面的相關(guān)累加器數(shù)據(jù)寬度保持一致，符號(hào)位擴(kuò)展時(shí)需與輸入數(shù)據(jù)最高位的符號(hào)保持一致。