軟件無線電設計中ASIC、FPGA和DSP的選擇

　　可編程性

　　DSP和FPGA可輕易地進行重配置，以實現(xiàn)軟件無線電設計的各種功能?，F(xiàn)有的通信ASIC雖然可以較低的成本提供更好的性能，但提供的可編程能力非常有限。

　　問題的關鍵是，在諸多的無線ASIC中是否有一種適合于特定要求的數(shù)字無線產(chǎn)品。在純軟件無線電結(jié)構(gòu)中，顯然沒有一種ASIC具有這樣的功能，但實際上也只有很少的數(shù)字無線設計需要這樣高的靈活性。因此軟件無線電產(chǎn)品開發(fā)的關鍵步驟就是確定系統(tǒng)每項功能所需的可編程特性，并確定現(xiàn)有的ASIC是否可以提供這項功能。

　　確定器件的處理功能可通過既支持W-CDMA也支持GSM的基站收發(fā)器結(jié)構(gòu)來說明。由于W-CDMA采用了擴頻通信技術，因此許多用戶可共享一條射頻(RF)信道。在上行鏈路1,920至1,980MHz之間和下行鏈路2,110至2,170 MHz之間，W-CDMA信號在每條信道中占據(jù)5MHz的帶寬。

　　另一方面，在GSM系統(tǒng)的每條射頻信道中，窄帶TDMA技術一般只支持8個用戶。在上行鏈路890至915MHz之間和下行鏈路935至960MHz之間，窄帶TDMA的每條信道占據(jù)200kHz帶寬。

　　為了在軟件無線電結(jié)構(gòu)中有效地兼顧上述標準間的差異，中頻(IF)處理器的數(shù)字上行轉(zhuǎn)換器和下行轉(zhuǎn)換器都必須提供可編程的信道選擇、濾波器配置和采樣比調(diào)節(jié)。Intersil、Graychip和Analog Devices公司的新型多標準數(shù)字收發(fā)器ASIC均可提供許多可編程特性。

　　例如，Graychip的GC4016數(shù)字下行轉(zhuǎn)換器可重配置為最大可用基帶帶寬為每信道2.25 MHz的4信道窄帶下行轉(zhuǎn)換器，也可重配置為最大可用基帶帶寬為9 MHz的單信道寬帶下行轉(zhuǎn)換器。此外，GC4016還將在每個信道中支持用戶可編程的基帶濾波器和重采樣器，這使得該器件適用于指定結(jié)構(gòu)的中頻處理。

　　但如果要求這些器件在將來支持升級到尚未定義的4G無線結(jié)構(gòu)，ASIC在數(shù)字無線設計中的適用度也將隨之發(fā)生變化。例如在無線領域中，關于是否應在4G系統(tǒng)結(jié)構(gòu)中采用正交頻分多路復用(OFDM)技術還存在諸多分歧，很多設計人員認為OFDM在多徑環(huán)境下具有較強的魯棒性，并可兼容多種寬帶標準，如局域多點分布式業(yè)務(LMDS)和多信道多點分布式業(yè)務(MMDS)。

　　然而，由于4G標準尚未定義，而且在該結(jié)構(gòu)中任何ASIC信號處理器件的使用都將給未來的升級帶來無法預料的風險，因此中頻處理也必須使用FPGA或DSP器件。

　　隨著信號處理越來越多的來自數(shù)字中頻輸入，4G結(jié)構(gòu)中的處理算法也變得越來越專業(yè)化，這限制了單個ASIC器件滿足所需可編程要求的能力。

　　在3G/GSM無線應用中，W-CDMA采用了由透平編碼和卷積編碼組合而成的糾錯機制，由此滿足所需的誤碼率(BER)性能要求。另一方面，GSM采用卷積編碼和Fire編碼的組合作為其糾錯機制，因此定位于特定糾錯算法的商用ASIC器件將不再適用于GSM平臺，而FPGA或DSP實現(xiàn)則是一種更好的選擇。

　　集成度

　　ASIC器件在軟件無線電結(jié)構(gòu)設計中的另一劣勢是集成度。隨著ASIC、DSP和FPGA開發(fā)技術的不斷進步，在單個器件中集成的功能也急劇增加。但對于ASIC，靈活性將隨集成度的增加而降低。

　　例如，充當數(shù)字收發(fā)器的ASIC芯片完全適用于多種空中接口標準，包括GSM、IS-136、CDMA2000和UMTS W-CDMA。如果在ASIC中添加了CDMA碼片率處理器，那么該ASIC就不再適用于GSM和IS-136。如果在ASIC中添加一個支持QPSK、 8PSK和16QAM調(diào)制方案的調(diào)制器或解調(diào)器，就能使其成為實現(xiàn)CDMA高速數(shù)據(jù)速率(HDR)規(guī)范的有效解決方案，但不再適用于任何其他標準。

　　在這一級集成度上，多個ASIC器件需要支持多個空間接口標準，但這通常有些不切實際。

　　與ASIC器件相比，DSP或FPGA器件可輕松地集成多種數(shù)字無線功能，并且不會顯著降低器件的靈活性。

　　在上例中，CDMA2000 HDR ASIC提供的大多數(shù)功能均能在Xilinx公司的XCV1000E上實現(xiàn)，如表1所示。這樣的集成度通常導致這些產(chǎn)品與基于ASIC的器件相比，具有更小的整體波形因數(shù)以及更高的靈活性。