用VHDL實現(xiàn)的有線電視機頂盒信源發(fā)生方案

作者：時間：2010-08-08 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

　　VHDL是隨著可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC（超高速集成電路）計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設計時采用的標準語言，VHDL具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設計，這樣設計師將在TOP－DOWN設計的全過程中均可方便地使用同一種語言。而且，VHDL設計是一種“概念驅動式”的高層設計技術，設計人員毋需通過門級原理圖描述電路，而是針對目標進行功能描述，由于擺脫了電路細節(jié)的束縛，設計人員可以專心于設計方案和構思上，因此設計工作省時省力，加快了設計周期，并且工藝轉換變得輕松。VHDL設計技術對可編程專用集成電路（ASIC）的發(fā)展起著極為重要的作用。

　　自從微軟提出“維納斯”計劃后，機頂盒便成為信息產業(yè)追逐的主要目標，也是信息家電中的主流產品。各國都在加緊對機頂盒的開發(fā)，我國也提出了相應的“女媧”計劃，全國許多科研單位與生產廠家都在進行這方面的研究。由于我國有線電視資源豐富，市場前景很大，因而對有線電視機頂盒的研究也就格外引人注目。然而，由于我國還未完全開展數(shù)字電視業(yè)務，因而在機頂盒的調試過程中，要找到合適的信號源是很不容易的，不得不采用通過計算機輸出標準視頻碼流的方式來實現(xiàn)。可大多數(shù)計算機EISA總線并行輸出的數(shù)據(jù)速率都難以滿足實際工作的需要。雖然EISA總線可以一次輸出16位并行數(shù)據(jù)，但這對于一次只能處理8位并行數(shù)據(jù)的器件來說，仍需要一個轉換過程。本文介紹了一種數(shù)據(jù)格式轉換的設計方案。該方案采用VHDL對一塊CPLD芯片進行編程，使其實現(xiàn)從16位并行數(shù)據(jù)到8位并行數(shù)據(jù)的轉換，并將EISA口的數(shù)據(jù)輸出速率提高一倍，達到信源要求。

　　1 VHDL的特點

　　VHDL是一種面向設計的、多層次、多領域且得一致認同的、標準的硬件描述語言。它主要有如下特點：

能形式化地抽象表示電路的結構和行為，降低了硬件電路設計的難度。
采用自上到下（Top－Down）的設計方法，支持邏輯設計中層次與領域的描述；它支持三個層次的描述：行為描述、RTL方式描述、門級描述（邏輯綜合）。
可進行系統(tǒng)的早期仿真以保證設計的正確性。
主要設計文件是VHDL語言編寫的源程序，便于文檔管理。
硬件描述與實現(xiàn)工藝無關。

　　由于VHDL語言已作為一種ＩＥＥＥ的工業(yè)標準，因而其語言標準、規(guī)范、語法比較嚴格，易于共享和復用。而且，VHDL設計技術齊全、方法靈活、支持廣泛。目前大多數(shù)ＥＤＡ工具幾乎在不同程度上都支持VHDL語言。

　　2 CPLD外部引腳說明

　　該方案中所用的芯片是Xilinx公司的CPLD 9500系列芯片，其類型為XC95108－7 PC84。這種芯片共有84個外部引腳，其中5個引腳接地，6個引腳接電源，4個引腳用于JTAG，剩下的引腳為I／O引腳。根據(jù)EISA總線的信號特征和信源的要求，該芯片所使用的外部引腳為如圖1所示。

該芯片所使用的外部引腳