新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 針對(duì)GPON突發(fā)模式接收器的低功耗FPGA方案

針對(duì)GPON突發(fā)模式接收器的低功耗FPGA方案

作者: 時(shí)間:2010-07-23 來(lái)源:網(wǎng)絡(luò) 收藏

  理想的BMR

  如前所述,為了處理上行通路的動(dòng)態(tài)性質(zhì),BMR必須滿足一組特定的要求。理想的BMR應(yīng)有非??斓逆i定時(shí)間,支持高速串行數(shù)據(jù)速率,同時(shí)又保持最小的尺寸和最小的功耗。傳統(tǒng)的BMR已提供了針對(duì)的數(shù)據(jù)速率,但在成本、功耗和電路板的面積方面做了一些折衷。另外一方面,過(guò)去提供靈活性和很高的集成度,但這些的SERDES不能滿足所要求的鎖定時(shí)間和數(shù)據(jù)速率的要求。理想的解決方案取決于BMR和?,F(xiàn)在的解決方案是目前FPGA的I/O能力。這些編程平臺(tái)的獨(dú)特功能是在每個(gè)引腳上端接上行PON通路,與傳統(tǒng)的BMR器件相比較,提供了節(jié)省成本和可升級(jí)的解決方案。目前使用的最普通的方法是用FPGA采樣輸入數(shù)據(jù)。

  這個(gè)方法所關(guān)注的是性能和功耗。FPGA對(duì)PON終端提供了另外一種方法,這種FPGA是LatticeSC系列。這些器件通過(guò)合并每個(gè)I/O內(nèi)的特殊邏輯來(lái)應(yīng)對(duì)BMR的挑戰(zhàn),可動(dòng)態(tài)地適應(yīng)不同的線而無(wú)需使用FPGA邏輯。

  如圖2所示,嵌入在每個(gè)I/O中的是輸入延時(shí)塊(INDEL)和自適應(yīng)輸入邏輯(AIL),動(dòng)態(tài)地補(bǔ)償時(shí)序相位變化,使每個(gè)引腳的速度達(dá)2Gbps。終端的結(jié)果是完整的I/O系統(tǒng),支持快速鎖定時(shí)間和傳統(tǒng)BMR的性能,但具有很高的集成度,而且是的編程平臺(tái)。

  如何進(jìn)行AIL相位修正

  傳統(tǒng)的BMR使用時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)在OLT中產(chǎn)生上行采樣時(shí)鐘。如前所述,用于應(yīng)用的時(shí)鐘方法要求專用的大功率電路,以滿足挑戰(zhàn)性的速度和上行通路的鎖定時(shí)間要求。因?yàn)镚PON的物理層是基于現(xiàn)有的TDM設(shè)備,GPON其本身的性質(zhì)是時(shí)間環(huán),意為在OLT本地的參考時(shí)鐘可以作為參考時(shí)鐘來(lái)采樣輸入數(shù)據(jù)。AIL利用這個(gè)本地OLT時(shí)鐘源產(chǎn)生本地的625MHz時(shí)鐘。這個(gè)時(shí)鐘用來(lái)對(duì)輸入數(shù)據(jù)采樣,對(duì)連續(xù)突發(fā)模式進(jìn)行動(dòng)態(tài)延時(shí),端接多個(gè)ONU時(shí)補(bǔ)償上行通路的相位變化。

  128個(gè)抽頭的延時(shí)(每個(gè)45ps)使能多個(gè)輸入數(shù)據(jù)的連續(xù)周期,在延時(shí)鏈路中任何時(shí)間都能進(jìn)行采樣。自適應(yīng)輸入邏輯(AIL)監(jiān)控這個(gè)輸入數(shù)據(jù)的多個(gè)采樣,動(dòng)態(tài)調(diào)整時(shí)鐘,數(shù)據(jù)相位關(guān)系,直到找到有效的采樣點(diǎn)。含有數(shù)據(jù)、轉(zhuǎn)換、抖動(dòng)和噪聲的輸入數(shù)據(jù)信號(hào)通過(guò)延時(shí)鏈路。于是AIL通過(guò)延時(shí)鏈滑動(dòng)捕獲窗,根據(jù)單獨(dú)的數(shù)據(jù)轉(zhuǎn)換尋找穩(wěn)定的數(shù)據(jù)。一旦發(fā)現(xiàn)穩(wěn)定的數(shù)據(jù),AIL將繼續(xù)監(jiān)控輸入和數(shù)據(jù),動(dòng)態(tài)補(bǔ)償由于工藝、電壓和溫度而引起的低頻抖動(dòng),漂移和變化。用延時(shí)鏈建立數(shù)據(jù)的多個(gè)復(fù)本的新方法提供了比用高速時(shí)鐘采樣數(shù)據(jù)功耗低的解決方案。圖3為對(duì)AIL方法的觀察。

  AIL窗用來(lái)從延時(shí)鏈獲取采樣數(shù)據(jù)。這個(gè)窗含有邊沿檢測(cè)寄存器和中心抽頭采樣寄存器。中心抽頭寄存器是采樣到數(shù)據(jù)的實(shí)際寄存器,隨后再送到FPGA。邊沿檢測(cè)寄存器是窗的“眼睛和耳朵”,因?yàn)槠浞答佁峁┝诉M(jìn)行研究算法的信息。在最大的窗,采樣寄存器的每個(gè)邊有4個(gè)邊沿檢測(cè)寄存器。圖4展示了AIL窗的寄存器分布和窗的大小。



關(guān)鍵詞: FPGA GPON 低功耗

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉