Simulink軟件平臺仿真LUTs技術(shù)實現(xiàn)NCOs

　　來自某位的抽頭，可以組合為一個矢量生成該位的抖動。實際實現(xiàn)時，可以采用較長的移位寄存器。移位寄存器越長，則輸出的抖動越接近隨機(jī)的性質(zhì)。

　　下面分析相位加抖數(shù)據(jù)位數(shù)d對SFDR的影響。圖7～圖9分別為d=b-3，b+3，b三種情況的仿真波形，其中b為累加器控制字小數(shù)部分的位數(shù)。

　　加抖位數(shù)d=6-3時，僅對整數(shù)位產(chǎn)生0～1／8的影響。此時將SFDR提高了1 dB。可見，增加過少位數(shù)的抖動，僅對相位的截斷有很小的影響，對改變雜波極為有限。

　　加抖位數(shù)d=b+3時，可以對整數(shù)位產(chǎn)生0～8的影響。此時將SFDR提高了9 dB。但同時可以看到，由于增加抖動的位數(shù)過多，雖然消除了雜波，但同時也提高了整個頻譜的噪聲電平。

　　加抖位數(shù)d=b時，可以對整個整數(shù)位產(chǎn)生0～1影響。此時將SFDR提高到106 dB。同時可以看到，由于增加抖動的位數(shù)恰當(dāng)，既消除了雜波，又提高了整個頻譜的噪聲電平。

　　在用FPGA實現(xiàn)NCOs時，通過相位加噪可以提高整個輸出頻率的SFDR性能。但從圖3，圖6比較可以看出，在整個電路中串入了加法器，且關(guān)鍵路徑包含了兩個部分Dithering和NCOs的加法器，因而限制了整個設(shè)計的最大時鐘頻率。

　　3 結(jié) 語

　　NCOs在數(shù)字通訊中起著非常重要的作用，在FPGA實現(xiàn)時，它可以由一個累加器和一個輸出頻率由步長定義的正弦波查找表的數(shù)字硬件構(gòu)成。 SFDR是表明合成正弦波譜純度性能的參數(shù)。仿真證明，在NCOs累加器輸出的相位中加入抖動，以提高SFDR性能，是一種簡單有效、低成本的方法。