新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于OrCAD/PSpice9的電路優(yōu)化設(shè)計(jì)

基于OrCAD/PSpice9的電路優(yōu)化設(shè)計(jì)

作者: 時(shí)間:2010-04-07 來(lái)源:網(wǎng)絡(luò) 收藏

  在優(yōu)化窗口中選擇執(zhí)行Tune/Auto/Start子命令,即可開(kāi)始優(yōu)化過(guò)程。優(yōu)化結(jié)束后,優(yōu)化窗口中給出最終優(yōu)化結(jié)果如圖3所示。

  系統(tǒng)共進(jìn)行了三次迭代,自動(dòng)調(diào)用了9次電路模擬程序。當(dāng)3個(gè)待調(diào)整的元器件參數(shù)分別取aG=0.476062;aFc=0.457928;aBW=0.702911時(shí),可以使3個(gè)設(shè)計(jì)指標(biāo)達(dá)到G=10.3499,F(xiàn)c=9.98953,BW=1.00777。

  可見(jiàn),對(duì)電路進(jìn)行優(yōu)化設(shè)計(jì)后,電路指標(biāo)均能滿足設(shè)計(jì)要求。另外,完成優(yōu)化設(shè)計(jì)后,還可以從不同角度顯示和分析優(yōu)化結(jié)果。

  三. 結(jié)束語(yǔ)

  需要強(qiáng)調(diào)的是,Pspice Optimizer的自動(dòng)化設(shè)計(jì)程度也是相對(duì)的,如果所設(shè)計(jì)的電路距離它的基本功能還相差甚遠(yuǎn)的話,用Pspice Optimizer來(lái)進(jìn)行優(yōu)化設(shè)計(jì)是很難達(dá)到理想效果的。同時(shí)它不能創(chuàng)建電路,不能對(duì)電路中的敏感元素進(jìn)行優(yōu)化設(shè)計(jì)。

  從上面的例子可以看出,當(dāng)電路的功能已經(jīng)大致完成,但仍需要對(duì)一些指標(biāo)進(jìn)行優(yōu)化,這時(shí)調(diào)用Pspice Optimizer來(lái)完成這一優(yōu)化過(guò)程是相當(dāng)方便的。如果用戶能夠觀察出具體是什么因素影響了電路的某項(xiàng)性能,從而知道調(diào)節(jié)哪些參數(shù)可使該性能更加理想;那么,應(yīng)用Pspice Optimizer對(duì)該電路進(jìn)行調(diào)整也是完全合適的。


上一頁(yè) 1 2 3 4 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉