基于FPGA的PCI總線接口原理研究與設(shè)計(jì)

　　address_compare：process(pci_rst，pci_clk)，主要內(nèi)容是對(duì)地址譯碼，判斷地址是否在從設(shè)備空間，如果在此空間則可做下一步動(dòng)作，否則不做其他動(dòng)作。

　　從以上分析過(guò)程可以得到整個(gè)設(shè)計(jì)思路如下：在時(shí)鐘的上升沿采樣FRAME#、地址和命令，如果FRAME#有效則譯碼地址和命令，如果總線命令為011x，并且總線上的地址在目標(biāo)地址范圍內(nèi)，表明這是對(duì)本設(shè)備的存儲(chǔ)器操作；或者總線命令為101x，且IDSEL信號(hào)有效，表明這是對(duì)本設(shè)備配置空間的操作。在這兩種情況下，根據(jù)總線命令的最后一位確定是讀操作還是寫操作，有效DEVSEL#和TRDY#信號(hào)，開始數(shù)據(jù)傳輸；并在傳輸過(guò)程中采樣FRAME#和IRDY#信號(hào)，確認(rèn)最后一個(gè)數(shù)據(jù)周期，無(wú)效DEVSEL#和TRDY#信號(hào)，結(jié)束數(shù)據(jù)傳輸。

　　通過(guò)以上設(shè)計(jì)，在MAX+PLUSII環(huán)境下的其中一組模擬結(jié)果如圖2所示。

　　結(jié)束語(yǔ)

　　本文給出了在PCI總線上利用FPGA技術(shù)設(shè)計(jì)PCI總線接口的設(shè)計(jì)方案。利用這項(xiàng)技術(shù)可以將自己的的算法技術(shù)和一些軟件做成硬件，固化到卡上，這樣既提高了運(yùn)行速度，也可以保護(hù)知識(shí)產(chǎn)權(quán)。