基于FPGA滑動(dòng)相關(guān)法偽碼捕獲的研究與實(shí)現(xiàn)

　　引言

　　對(duì)于碼分多址的擴(kuò)頻通信方式而言，只有當(dāng)接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時(shí)，有用的信息才能被解出。因此，擴(kuò)頻序列相位的捕獲與跟蹤是擴(kuò)頻通信系統(tǒng)的關(guān)鍵，而偽碼序列相位的捕獲尤為重要。滑動(dòng)相關(guān)法是常用的方法之一。擴(kuò)頻通信系統(tǒng)要求實(shí)時(shí)性，以及較高的數(shù)據(jù)處理速度，這正是FPGA的優(yōu)勢(shì)。所以在擴(kuò)頻通信系統(tǒng)中，大量應(yīng)用FPGA芯片作為前級(jí)處理芯片。

　　實(shí)現(xiàn)原理

　　原理分析

　　接收機(jī)端接收到的擴(kuò)頻信號(hào)可以表示為：

　　其中，P_{r}為接收信號(hào)功率，τ_sq4ay4q為傳輸時(shí)延，D(t)為信息碼， PN(t)為偽碼， n(t)為傳輸過(guò)程的加性噪聲。擴(kuò)頻接收機(jī)要完成的任務(wù)就是去掉PN(T-τ_0sicyww) 偽碼項(xiàng)和cos(ω_{0}t+φ) 載波項(xiàng)，從而得到信息數(shù)據(jù)DZ(t)。

　　VCO輸出I、Q兩路信號(hào)：

　　通過(guò)同相正交相乘器得到：

　　利用PN碼的相關(guān)特性，即相位對(duì)齊時(shí)，相關(guān)結(jié)果最大。當(dāng)載波和碼相位都對(duì)準(zhǔn)時(shí)，經(jīng)過(guò)累加清洗（低通濾波）輸出為：

　　經(jīng)過(guò)平方相加可去掉載波對(duì)相關(guān)結(jié)果的影響，得到相關(guān)峰。

　　實(shí)現(xiàn)框圖

　　在直接序列擴(kuò)頻系統(tǒng)中，偽碼的捕獲是構(gòu)成碼同步系統(tǒng)的重要結(jié)構(gòu)，也是直擴(kuò)系統(tǒng)中必不可少的部分。接收機(jī)若要把偽碼擴(kuò)展的信號(hào)解出，接收方就必須能產(chǎn)生一個(gè)與發(fā)方一樣的偽碼序列(保證最大相關(guān)值)，而且，該本地偽碼速率、相位要與接收到的偽碼保持一致。對(duì)于約定好的收、發(fā)方用同一個(gè)偽碼很容易辦到，但是，如果要從解擴(kuò)相關(guān)器得到傳送的信息，僅僅保證一樣的碼型是遠(yuǎn)遠(yuǎn)不夠的。因?yàn)榧词瓜嗤膫坞S機(jī)碼，當(dāng)相位差大于一個(gè)碼片時(shí)，它們的相關(guān)峰就完全消失。在實(shí)際通信中，由于收、發(fā)信機(jī)時(shí)鐘的不穩(wěn)定性，接收、發(fā)射時(shí)刻的不確定性，信道傳輸延遲及干擾等因素的影響，收、發(fā)偽碼序列的相位差是隨機(jī)的。因此解擴(kuò)的第一步就是要在接收信號(hào)的偽碼相位中捕獲到一個(gè)與本地偽碼一致的相位狀態(tài)。當(dāng)這種狀態(tài)出現(xiàn)時(shí)相關(guān)器就會(huì)有一個(gè)相關(guān)峰值輸出，峰值與門限相比，若超出則確定相位已捕捉到，立即停止捕捉動(dòng)作，轉(zhuǎn)入相位跟蹤狀態(tài)；若小于門限則改變本地碼相位，繼續(xù)進(jìn)行捕獲。系統(tǒng)實(shí)現(xiàn)原理如圖1所示。