便攜式產(chǎn)品具有低功耗意識的FPGA設計方法

　　要減少RAM的功耗，除了對RAM的控制和時鐘信號進行門控制以外，還需要知道RAM的讀和寫分別對功耗的影響有多少。地址變化、讀寫順序、RAM級聯(lián)方式對功耗的影響。

　　對RAM進行讀操作涉及到：控制所存地址和控制鎖存、行的預譯碼電路、讀的列譯碼電路、行的最終譯碼電路、讀的列譯碼控制、傳感放大器、數(shù)據(jù)輸出選擇和鎖存電路、Sense enable logic、讀控制電路、Bit-line預充電電路等十個相關電路。而對RAM進行寫操作需要涉及到的電路有：地址和控制鎖存、行的預譯碼電路、寫的列譯碼電路、行的最終解碼控制、寫的列譯碼控制、寫驅動電路和Bit Line預充電電路。因此，相比較而言，讀操作會比寫操作消耗更多的功耗。

　　RAM的讀寫地址改變的方式，也會對功耗有不同的影響。連續(xù)操作地址之間的漢明距離越小，產(chǎn)生的功耗也越小。反之亦然。也就是說當前操作的地址和上次操作的地址之間變化的位數(shù)越少，所產(chǎn)生的功耗也會越小。

　　讀寫間隔操作和連續(xù)讀、連續(xù)寫操作相比，要產(chǎn)生多一些的功耗。從圖2中分別對12塊RAM、16塊RAM和24塊RAM做的測試結果看，同樣的操作條件下，RAM塊數(shù)越多，連續(xù)操作地址之間的漢明距離越長，功耗就越大。同樣的塊數(shù)和連續(xù)操作之間的漢明距離，寫-讀三次會比三次寫三次讀消耗的功耗要大。

圖2 寫讀操作順序vs.讀序列后跟寫序列操作

　　通過前面所述，我們可以通過調整RAM的訪問順序降低RAM的功耗。可能的話，對RAM少進行讀操作，盡可能一次多讀一些數(shù)據(jù)或者多寫一些數(shù)據(jù)，少一些讀寫操作之間的切換。如果在連續(xù)相同操作的地址之間，漢明距離能保持最小的話更好。也可以考慮在反向時鐘沿上對RAM進行讀寫操作，以降低RAM的峰值功耗。

　　不同的RAM級聯(lián)架構所產(chǎn)生的功耗也不同。如果想獲得一個4K×4的RAM，有許多不同的實現(xiàn)方式。從圖3中可以看出，根據(jù)這些不同的實現(xiàn)方式，對每塊RAM的讀寫時鐘控制，進行門控制所產(chǎn)生的功耗是最低的。

圖3 根時鐘vs.葉時鐘vs.門控允許