可編程芯片：拼合成一個(gè)模擬解決方案

　　未來

　　對(duì)未來的觀點(diǎn)來自于佐治亞州技術(shù)學(xué)院的一個(gè)持續(xù)的研究項(xiàng)目，Paul Hasler是電子工程與計(jì)算機(jī)科學(xué)教授，他對(duì)FPAA有十年的研究?，F(xiàn)在的項(xiàng)目包括用大約1000個(gè)模擬元件和構(gòu)成100個(gè)計(jì)算模擬塊的成千個(gè)開關(guān)級(jí)器件，構(gòu)建大型的陣列。Hasler稱：“這些芯片的容量可能10倍于現(xiàn)有的商用可編程模擬陣列。對(duì)于模擬信號(hào)處理性能，我們能夠在一只芯片中，放入相當(dāng)于1 teraMAC（萬億次乘法/加法指令） 的信號(hào)處理能力，功耗為數(shù)百毫瓦?！盚asler與他的團(tuán)隊(duì)已用模擬信號(hào)處理的隱喻建立了一個(gè)完整的設(shè)計(jì)流，沒有芯片設(shè)計(jì)的細(xì)節(jié)。Hasler說：“我們最大的芯片之一有大約10萬個(gè)可編程參數(shù)。你不可能手工處理這種等級(jí)的復(fù)雜性，因此我們對(duì)編程采用一種塊級(jí)的信號(hào)處理隱喻方法?！?BR>
　　即便如此，F(xiàn)PAA的巨大復(fù)雜性還是需要一種類似ASIC的設(shè)計(jì)流。試圖在試驗(yàn)板上調(diào)試一個(gè)1000只元件的模擬設(shè)計(jì)是毫無希望的。因此FPAA流采用了兩級(jí)仿真。流程開始于Simulink和計(jì)算元件庫，Hasler的團(tuán)隊(duì)為它建立了Spice網(wǎng)表。用戶可以在Simulink上作系統(tǒng)仿真，然后轉(zhuǎn)而建立一個(gè)Spice網(wǎng)表，后者送至一個(gè)芯片編譯器，產(chǎn)生等效于FPGA編程的文件。Hasler說：“我們可以編譯大多數(shù)合法的Spice網(wǎng)表，但并非所有網(wǎng)表都能得到有效的設(shè)計(jì)。在Spice級(jí)，用戶必須學(xué)習(xí)如何使用工具來做出最佳使用的硅片。在Simulink級(jí)，這種工作主要是在庫中完成。”現(xiàn)在，該團(tuán)隊(duì)正在開發(fā)可以提取Spice網(wǎng)表的工具，可提供開關(guān)級(jí)編程文件中的準(zhǔn)確寄生參數(shù)，并且可以做布局與源文件之間的比較工作。Hasler補(bǔ)充說：“將反向標(biāo)注全部返歸Simulink級(jí)會(huì)有一點(diǎn)復(fù)雜?！?BR>
　　這種流程可能就是未來，哪怕是對(duì)簡(jiǎn)單得多的元件。Cadence公司混合信號(hào)仿真營(yíng)銷總監(jiān)John Pierce如是說：“傳統(tǒng)方案也不會(huì)做得更多了，即使對(duì)固定功能器件。當(dāng)把可編程元件集成到系統(tǒng)中，你必須看發(fā)生了什么事，而不只是如何對(duì)其編程?！?BR>
　　Pierce繼續(xù)說，還有些問題有待解決。直覺上，一個(gè)板級(jí)仿真的正確起點(diǎn)應(yīng)是在Matlab或類似工具中。然而，從一個(gè)傳輸函數(shù)視圖到一個(gè)交換陣列不是件簡(jiǎn)單的事。甚至在電路仿真級(jí)就會(huì)出現(xiàn)問題。他說：“Verilog-A或SystemVerilog都不希望你在運(yùn)行中改變配置寄存器的設(shè)定?！钡牵绻阍噲D將配置寄存器和模擬開關(guān)也模型化，成為器件網(wǎng)表的一部分，那么仿真可能迅速膨脹，尤其是采用開關(guān)電容技術(shù)時(shí)。Pierce說：“在一個(gè)系統(tǒng)環(huán)境中仿真可編程模擬器件的技術(shù)確實(shí)存在。而挑戰(zhàn)在于將它們帶入到我們的Verilog-AMS（模擬/混合信號(hào)）領(lǐng)域中。”