無線傳感器網絡SOC芯片的低功耗設計

4. 結構層次上的低功耗設計

通過仔細分析整個SOC芯片的功耗來源，可知RISC CPU核，RAM，Flash及基帶處理模塊占去了絕大部分。下面從結構層次進行低功耗設計。

4.1 RISC CPU核的低功耗設計

微處理器的功耗降低可以通過降低頻率，及降低工作電壓的方法來解決。在網絡節(jié)點SOC結構層次上的設計中，除了采用慢速時鐘，及低電壓供電的方法，還同時針對數據路徑進行優(yōu)化，主要目的是為了減少電路中不必要的翻轉。指令譯碼數據路徑的優(yōu)化：一般情況下，CPU中所有的執(zhí)行單元直接接在指令譯碼單元后面。一旦有新的譯碼數據輸入，與其相連的所有執(zhí)行單元電路也去進行翻轉，造成不必要的功耗浪費。所以，在不影響時序功能的情況，設計分離的內部總線，將不執(zhí)行的單元輸入數據及控制信號鎖存，其輸入信號保持不變，動態(tài)功耗可以減少。芯片內部集成了RAM及Flash ROM。為了降低這兩者的功耗，避免不必要的翻轉，內部總線與RAM，Flash 的接口單元設計鎖存器，這樣的話，只有CPU訪問相應的地址時，RAM及Flash內部才進行翻轉。

4.2基帶處理模塊的低功耗設計

基帶處理模塊的設計框圖如圖 2所示；其基于IEEE 802.15.4協(xié)議的物理層幀及數據鏈路層幀結構如圖 3所示。從提高cpu的效率和減少功耗角度出發(fā)，基帶處理模塊采用中斷方式與CPU通線。基帶處理模塊發(fā)送完接收FIFO的數據幀，向CPU申請發(fā)送中斷，等待CPU寫入新的數據到發(fā)送FIFO；當基帶處理模塊接收到TR6903模塊發(fā)來的數據幀，存放入接收FIFO中，產生接收中斷等待CPU處理。

圖 2 基帶處理模塊結構框圖

圖 3 物理層及數據鏈路層幀結構

基帶處理模塊主要采用并行結構與流水線技術來降低功耗。發(fā)送功能與接收功能的物理層發(fā)送模塊，緩沖區(qū)都是并行結構。配置模塊也是分開來設計，數據的處理方式也是并行。包處理模塊的中CRC16也是采用并行結構進行校驗的。這樣設計的好處，是為了在慢時鐘頻率下，通過并行設計提高性能，達到與高速時速一樣的性能。在圖 2中的各子模塊與子模塊之間都有流水級，也就是鎖存器，不僅僅為了減少不必要的翻轉，更重要的減少關鍵路徑上的長度，從而達到間接降低功耗的目的。

基帶處理模塊低功耗結構設計如下：
?
發(fā)送FIFO，接收FIFO：為接收，發(fā)送幀緩沖區(qū)，用來存放MAC層的數據負載。
?
SFR特殊功能寄存器：1、中斷寄存器。主要有發(fā)送、接收中斷標志、中斷使能位，FIFO溢出標志位，發(fā)送、接收啟位位。2、配置寄存器。CPU 通過寫入SFR寄存器，來選擇TR6903的工作模式，工作速率等。3、狀態(tài)寄存器：存放FIFO的數據字節(jié)數等。
?
包處理模塊：用硬件實現數據鏈路層部分功能。發(fā)送模式下，添加可變字節(jié)的前導碼，3位的界定符，1個字節(jié)的幀長，可選的前向糾錯編碼，2個字節(jié)CRC16校驗這些數據作為MAC層負載；接收模式下，包處理模塊完成對數據包的解包，主要工作為前導碼的檢測，界定符的檢測，可選的1個字節(jié)地址比較，2個字節(jié)的CRC16校驗。
?
配置模塊：配置控制模塊，根據SFR中相應的配置來控制CLK，DATA，STOBE引腳的時序來控制TR6903相應的狀態(tài)，實現跳頻的功能。

接收物理層模塊：接收控制模塊，實現物理層發(fā)送數據的功能。在RX_FLAG信號為高，即檢測界定符之后，在DCLK上升沿時采樣RX_DATA引腳的狀態(tài)，依次接收幀長字節(jié)，物理層有效負載，2個字節(jié)的CRC16校驗，送給包處理模塊處理，并同時從LEARN/HOLD引腳向TR6903芯片輸出相應的高電平，來應答接收狀態(tài)。
?
發(fā)送物理層模塊：發(fā)送控制模塊，實現物理層發(fā)送數據的功能。在DCLK的上升沿將包處理模塊送來的物理層有效負載發(fā)送出去。

配置TR6903模式下仿真波形如所圖 4示，以串行方式向TR6903寫入6個字節(jié)的配置，改變TR6903工作頻率，實現跳頻。此時在ConfigClock的上升沿時從ConfigData送出10110010，00111010，01010110，00111010，10101010，10110010數據。Strobe為高時，ConfigClock停止。發(fā)送物理層幀部分仿真波形如圖 5所示，以串行方式向TR6903發(fā)送物理層的幀。此時，先送出32位的0101…0101同步碼，3個位的界字符111(TR6903檢測到3個時鐘周期以上的高電平)，后面緊接是幀長及物理層負載。接收物理層幀部分仿真波形如圖 6所示。TR6903在界定符發(fā)送完畢的最后一位，送出1個時鐘周期高電平RxFlag信號；基帶處理模塊檢測有效高電平，作為有效數據幀的開始，同時基帶處理模塊從LH引腳輸出高電平，來響應TR6903。

圖 4配置波形

圖 5發(fā)送物理層幀波形

圖 6接收物理層幀波形