新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 面向有挑戰(zhàn)性功能塊的時(shí)序收斂技術(shù)

面向有挑戰(zhàn)性功能塊的時(shí)序收斂技術(shù)

作者: 時(shí)間:2010-05-07 來(lái)源:網(wǎng)絡(luò) 收藏


步驟4
我們可對(duì)步驟1中加亮I/O密度的腳本進(jìn)行修改,用于加亮繞障I/O密度。當(dāng)將一個(gè)網(wǎng)路分為多個(gè)小段的進(jìn)行計(jì)算時(shí),首先要在已發(fā)現(xiàn)的繞障網(wǎng)路名單中進(jìn)行過(guò)濾,且只計(jì)算名單中有的那些網(wǎng)路。由于過(guò)濾后引腳數(shù)將會(huì)大大降低,因此設(shè)計(jì)師需要調(diào)整每個(gè)分色的閾值。最終結(jié)果見(jiàn)圖4。

步驟5
圖4證明了白色區(qū)域具有最多繞障的I/O網(wǎng)路。這建議我們:
1.移動(dòng)大型宏,這是塊設(shè)計(jì)師可執(zhí)行的最直接動(dòng)作。
2.最高層分配引腳時(shí)降低白色/紅色區(qū)域的引腳密度,這需要最高層設(shè)計(jì)師與功能塊設(shè)計(jì)協(xié)作進(jìn)行。

通常,這些大型宏被設(shè)置在那個(gè)地方肯定有其原因存在,因此在一些實(shí)際項(xiàng)目中重新分布模型引腳這種方式要更為切實(shí)可行。

這只是“如何將我們的經(jīng)驗(yàn)轉(zhuǎn)換為可視化檢查”的一個(gè)例子。設(shè)計(jì)師不僅可對(duì)這種繞障I/O進(jìn)行可視化處理來(lái)作為潛在問(wèn)題預(yù)測(cè)指標(biāo),而且還可根據(jù)已經(jīng)過(guò)證明的設(shè)計(jì)相關(guān)經(jīng)驗(yàn),將其它因素加入到可視化檢查中來(lái)。

第III章:時(shí)鐘門控克隆階段選擇

一般來(lái)說(shuō),執(zhí)行時(shí)鐘門控克隆一共有2個(gè)階段:fix cell(修復(fù)單元)和fix clock(修復(fù)時(shí)鐘);設(shè)計(jì)師還可同時(shí)在兩個(gè)階段進(jìn)行克隆。因此在此提出了3種組合:
1.只fix cell階段克隆
2.只fix clock階段克隆
3.兩個(gè)階段同時(shí)克隆

如果是只fix cell階段克隆,那么設(shè)計(jì)師可采用命令“run clock gate_clone”在第一次全局布局/布線后執(zhí)行克?。幌嚓P(guān)配置可通過(guò)“force clock gate_clone”命令來(lái)完成。不過(guò)完成克隆后,‘force clock gate_clone’設(shè)置的約束將變?yōu)闊o(wú)效;如再需要fix cell階段克隆,那么設(shè)計(jì)師還要重新應(yīng)用這些設(shè)置。

作者以幾個(gè)功能塊為例,對(duì)這3種方法進(jìn)行了一次測(cè)試,通過(guò)比較結(jié)果來(lái)找出適合其中多數(shù)功能塊的最佳方案。

表1是測(cè)試結(jié)果,要點(diǎn)如下:
1.黃色數(shù)據(jù)是一個(gè)功能塊的最好TNS,綠色數(shù)據(jù)是最佳區(qū)域。
2.第2種方法帶來(lái)了適合大部分案例的最佳結(jié)果,包括最好TNS和最佳區(qū)域。

什么樣差異會(huì)導(dǎo)致這樣的結(jié)果?圖5是功能塊一個(gè)角點(diǎn)的時(shí)鐘門控單元分布:



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉