新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 改進(jìn)EMC控制助配備CCD器件的“偵察機(jī)”一臂之力

改進(jìn)EMC控制助配備CCD器件的“偵察機(jī)”一臂之力

作者: 時(shí)間:2013-12-06 來源:網(wǎng)絡(luò) 收藏
免90°折線,減少高頻噪聲發(fā)射。

本文引用地址:http://butianyuan.cn/article/227642.htm

(6)可控硅兩端并接RC抑制電路,減小可控硅產(chǎn)生的噪聲。2.2 切斷干擾路徑

高頻干擾噪聲和有用信號(hào)的頻帶不同,可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播,有時(shí)也可加隔離光耦來解決。電源噪聲的危害最大,要特別注意處理。輻射干擾一般的解決方法是增加干擾源與敏感器件的距離,用地線把它們隔離和在敏感器件上加屏蔽罩。切斷干擾傳播路徑的常用措施如下。

(1)充分考慮電源對(duì)單片機(jī)的影響。電源做得好,整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感,要給單片機(jī)電源加濾波電路或穩(wěn)壓器,以減小電源噪聲對(duì)單片機(jī)的干擾。比如,可以利用磁珠和電容組成π形濾波電路,當(dāng)然條件要求不高時(shí)也可用100Ω電阻代替磁珠。

(2)如果單片機(jī)的I/O口用來控制電機(jī)等噪聲器件,在I/O口與噪聲源之間應(yīng)加隔離(增加π形濾波電路)。

(3)注意晶振布線。晶振與單片機(jī)引腳盡量靠近,用地線把時(shí)鐘區(qū)隔離起來,晶振外殼接地并固定。此措施可解決許多疑難問題。

(4)電路板合理分區(qū),如強(qiáng)、弱信號(hào),數(shù)字、模擬信號(hào)分開。盡可能把干擾源(如電機(jī),繼電器)與敏感元件(如單片機(jī))遠(yuǎn)離。

(5)用地線把數(shù)字區(qū)與模擬區(qū)隔離,數(shù)字地與模擬地要分離,最后在一點(diǎn)接于電源地。

(6)單片機(jī)和大功率器件的地線要單獨(dú)接地,以減小相互干擾。大功率器件盡可能放在電路板邊緣。

(7)在單片機(jī)I/O口、電源線、電路板連接線等關(guān)鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器,屏蔽罩,可顯著提高電路的抗干擾性能。

2.3 提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指敏感器件盡量減少對(duì)干擾噪聲的拾取,以及從不正常狀態(tài)盡快恢復(fù)正常的方法。提高敏感器件抗干擾性能的常用措施如下。

(1)布線時(shí)盡量減少回路環(huán)的面積,以降低感應(yīng)噪聲。

(2)布線時(shí),電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦合噪聲。

(3)對(duì)于單片機(jī)閑置的I/O口,不要懸空,要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

(4)對(duì)單片機(jī)使用電源監(jiān)控及看門狗電路,可大幅度提高整個(gè)電路的抗干擾性能。

(5)在速度能滿足要求的前提下,盡量降低單片機(jī)的晶振和選用低速數(shù)字電路。

3 實(shí)際應(yīng)用中的設(shè)計(jì)要點(diǎn)

3.1 精心做好板層的定義

對(duì)于多層PCB板的分層,從EMC角度出發(fā)并綜合其它因素,給出優(yōu)選的層設(shè)置如表1所示。地平面EMC的主要目的是提供一個(gè)低阻抗的地,并且給電源提供最小的噪聲回流。在實(shí)際布線中,位于兩地層之間的信號(hào)層和與地層相鄰的信號(hào)層是PCB布線時(shí)的優(yōu)先布線層。高速線、時(shí)鐘線和總線等重要信號(hào)線應(yīng)在這些優(yōu)先信號(hào)層上布線和換層。

具體到六層板布局,優(yōu)先考慮方案1,首先其電源平面和地平面相鄰;其次地平面均與信號(hào)層相鄰;布線時(shí)優(yōu)選層S2,將那些高di/dt的信號(hào)(如時(shí)鐘線)盡量放在這一層,其次選S3、S1層。主電源和其對(duì)應(yīng)的地在第4層和第5層,層厚設(shè)置時(shí),增大S2~P1之間的間距,減小P1~G2之間的間距。具體數(shù)值要通過阻抗匹配公式計(jì)算得出。當(dāng)成本要求較高時(shí),可采用方案2,優(yōu)選布線層S1、S2。方案3則保證了電源、地平面相鄰,減少了電源阻抗;但只有S2才有好的參考平面。方案4適用于對(duì)于少量信號(hào)要求高的場(chǎng)合,它能提供最好的布線層S2。

3.2 尋找最佳布局

PCB設(shè)計(jì)者的主要設(shè)計(jì)和布局的內(nèi)容之一是保證不發(fā)生隔離層重疊的情況。如果出現(xiàn)重疊的隔離層,就會(huì)在重疊的隔離層部分產(chǎn)生有限大小的電容。

首先要考慮PCB尺寸大小。PCB尺寸過大時(shí),印制線條長(zhǎng),阻抗增加,抗噪聲能力下降,成本也增加;過小,則散熱不好,且鄰近線條易受干擾。在確定PCB尺寸后,再確定特殊元件的位置。最后根據(jù)電路的功能單元,對(duì)電路的全部元器件進(jìn)行布局。盡可能地縮短高頻元器件之間的連線,設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近,輸入和輸出元件應(yīng)盡量遠(yuǎn)離。

有些元器件或?qū)Ь€之間可能有較高的電位差,應(yīng)加大它們之間的距離,以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手



關(guān)鍵詞: EMC控制

評(píng)論


技術(shù)專區(qū)

關(guān)閉