最新FPGA所需求的電源IC

【規(guī)格概要】

參見表1。基本上，兩種產(chǎn)品都是高效同步整流的降壓型控制器，不僅在重負載時的效率高，輕負載時的效率

也很高。標準電壓為0.75V/0.7V，適用低電壓，±1%的精度對于前述的±3%的精度來說具有充分的余量。不僅

如此，通過ROHM獨創(chuàng)的H3RegTM控制模式實現(xiàn)了高速負載瞬態(tài)響應(圖2)，非常適合用作FPGA電源。

表1：BD95601MUV(1ch)、BD95602MUV(2ch)的規(guī)格概要

圖2：負載電流急劇變動也可用最小限的電壓降實現(xiàn)高速負載瞬態(tài)響應

【高速負載瞬態(tài)響應H3RegTM控制】

為了提高負載瞬態(tài)響應的速度，有一種解決方案是使用恒定導通時間控制，但H3RegTM控制是進一步提高負載急劇變動時的瞬態(tài)響應速度的、改進型(改良形)恒定導通時間控制方式(圖3)。

圖3：ROHM獨創(chuàng)的高速負載瞬態(tài)響應H3RegTM控制

?為了與內(nèi)部電壓控制比較器輸入的標準電壓(REF)進行比較，將被分壓的輸出電壓反饋給FB引腳;

?在正常運行中，H3RegTM控制器一旦檢測到FB引腳的電壓低于REF電壓，在下述公式規(guī)定的時間(tON)之內(nèi)，導通高邊MOSFET的柵極(HG)，使輸出電壓上升;

????????????????（公式）

?tON后HG一旦關(guān)斷，低邊MOSFET的柵極(LG)導通，F(xiàn)B引腳電壓開始下降，當與REF電壓達到一致時關(guān)斷LG。

?通過這樣的反復運行，保持輸出恒定;

?負載急劇變動時，輸出降低、過了FB引腳電壓所規(guī)定的tON時間還沒有上升到REF電壓以上時，可通過延長tON時間、供給更多的電力來加快輸出電壓的恢復,即提高負載瞬態(tài)響應特性;

?輸出電壓恢復，即返回正常運行。

3.整合FPGA參考設計，獲得優(yōu)異的電源特性

圖4為此次AVNET Internix Kintex7用ROHM電源模塊的VMGTAVtt輸出波形。由圖可見，VMGTAVtt為FPGA收發(fā)器用1.2V模擬電源，精度要求為±2.5%，最為苛刻。但是，1.2V輸出的BD95601MUV，波紋為5.6mV，誤差僅為0.47%。

圖4：電壓波紋波形

要想獲得優(yōu)異的電源，一種方法是利用電源模塊或FPGA套件的評價結(jié)束后，移植到實機時，采用參考設計;同時采用獨自進行板上電源設計的也為數(shù)不少。

當然，值得強調(diào)的是，即使所有方面都進行了優(yōu)化調(diào)整，如果IC自身性能不夠好，無論如何調(diào)整也無法獲得所述的優(yōu)異特性。設計開關(guān)電源并不是一件簡單輕松的事。除了計算元件常數(shù)，為了獲得最佳特性還要進行元件的化學研究、基板設計，而且沒有調(diào)試就無法獲得真正的性能。

一直以來，ROHM在模擬設計技術(shù)方面擁有獨特優(yōu)勢，擁有可實現(xiàn)具有這樣卓越特性的模塊的元件選型和基板設計技術(shù)訣竅，并具備完善的客戶支持體制。

4.總結(jié)

如前所述，F(xiàn)PGA所需要的電源，