基于在線軟件工具的數(shù)字電源 UCD92xx 反饋環(huán)路調(diào)試指南

圖 11：調(diào)整低頻增益的實(shí)際效果

2） 調(diào)整第一零點(diǎn)和第二零點(diǎn)
第一零點(diǎn)為4KHz，位于雙極點(diǎn)的左側(cè)。即，環(huán)路增益受到到第一零點(diǎn)的影響而增強(qiáng)后，隨后會(huì)受到雙極點(diǎn)的影響而衰弱。因此，此時(shí)右移第一零點(diǎn)，將會(huì)減小截止頻率，相位余量也會(huì)被減小；反之，截止頻率和相位余量會(huì)繼續(xù)變大。例如，當(dāng)將第一零點(diǎn)修改為5Khz 后，截止頻率減小到9.29KHz，相位余量減小為89.2°。

圖 12：調(diào)整第一零點(diǎn)的實(shí)際效果

第二零點(diǎn)為14KHz，位于雙極點(diǎn)的右側(cè)，接近截止頻率。因此，當(dāng)左移該零點(diǎn)，原截止頻率處的環(huán)路增益得到增強(qiáng)，截止頻率會(huì)變大。第二零點(diǎn)處的相位會(huì)被提升，當(dāng)截止頻率變大而接近第二零點(diǎn)后，相位余量也會(huì)因此變大。例如，當(dāng)將第二零點(diǎn)修改為11KHz 后，截止頻率變大到9.87KHz，相位余量增大到94.68°。

圖 13：調(diào)整第二零點(diǎn)的實(shí)際效果

3） 調(diào)整第二極點(diǎn)
觀察圖13 中的波特圖，增益余量對(duì)應(yīng)的頻率為200KHz，而第一極點(diǎn)的位置是119.9KHz。因此，如果想進(jìn)一步增大增益余量，可以左移第一極點(diǎn)。此時(shí)，增益達(dá)到200KHz 區(qū)域后會(huì)下降的更多，增益余量得以增大。

圖 14：調(diào)整第二極點(diǎn)的實(shí)際效果

至此，低頻增益，零點(diǎn)和極點(diǎn)都有所調(diào)整。使用當(dāng)前環(huán)路參數(shù)測(cè)試到的動(dòng)態(tài)波形見(jiàn)圖15，可以觀察到，動(dòng)態(tài)紋波的峰峰降低為90mV，已經(jīng)滿足指標(biāo)要求。

圖 15：線性補(bǔ)償調(diào)節(jié)及其實(shí)測(cè)波形

2、Non-linear Compensation 的使用
非線性補(bǔ)償?shù)脑硎窃诃h(huán)路補(bǔ)償環(huán)節(jié)加入非線性控制，對(duì)大信號(hào)響應(yīng)做進(jìn)一步的控制。即，當(dāng)輸入到環(huán)路的誤差量超出一定范圍后使用更大的增益值，可以有效降低動(dòng)態(tài)波形的峰峰值，且不影響常態(tài)運(yùn)行時(shí)的環(huán)路標(biāo)。

以圖16 為例，當(dāng)誤差量在Limit1 和Limit2 之間時(shí)，環(huán)路增益值為1.25；當(dāng)超過(guò)Limit1/2 但為超出Limit0/3時(shí)，增益值為1.75；當(dāng)超出Limit0/3 后，增益值為2.25。同時(shí)，可以觀察到，使能非線性補(bǔ)償后環(huán)路的截止頻率，增益余量和相位余量與未使用非線性補(bǔ)償前是一致的。

上文提到的Limitx 中的數(shù)值針對(duì)的是EADC 的輸出（為無(wú)單位的純數(shù)值）。EADC 將參考電壓和輸出電壓之間的差值（Vref-Vout）轉(zhuǎn)化為數(shù)字化信號(hào)。因此，超出Limit2/3 的數(shù)值表示輸出電壓低于參考電壓，也即對(duì)應(yīng)于輸出電流上跳的動(dòng)態(tài)響應(yīng)。而低于Limit1/0 的數(shù)值表示輸出電壓高于參考電壓，也即對(duì)應(yīng)于輸出電流下跳的動(dòng)態(tài)響應(yīng)。最終，動(dòng)態(tài)紋波的峰峰值降低到了74mV，較未使用非線性補(bǔ)償變小了了約20%。

圖 16：非線性增益調(diào)節(jié)及實(shí)測(cè)波形

2.4 環(huán)路參數(shù)調(diào)試完畢的保存及生效
環(huán)路參數(shù)確定后，點(diǎn)擊“Write to Hardware”按鈕可以保存當(dāng)前參數(shù)。此時(shí)，會(huì)彈出一個(gè)新的窗口，顯示用戶剛剛編輯的數(shù)據(jù)（Original）和實(shí)際寫(xiě)入到芯片的數(shù)據(jù)（New）。二者存在的輕微差異主要是由于模擬到數(shù)字轉(zhuǎn)化的量化誤差導(dǎo)致的。

圖 17：保存數(shù)據(jù)并生效

雖然將“New”所對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入到了芯片中。但需要注意的是，此時(shí)UCD9224 實(shí)際使用的環(huán)路參數(shù)并不是上述數(shù)據(jù)。當(dāng)只有當(dāng)點(diǎn)擊“Activate CLA Bank”按鈕后才會(huì)使UCD9224 使用“New”所對(duì)應(yīng)的數(shù)據(jù)。

3、軟啟動(dòng)階段對(duì)應(yīng)的環(huán)路調(diào)試
UCD92xx 的環(huán)路補(bǔ)償電路對(duì)應(yīng)有2 套參數(shù)，分別在輸出電壓軟啟動(dòng)階段和輸出電壓正常運(yùn)行時(shí)使用，給應(yīng)用帶來(lái)了極大的靈活性。通常，軟啟動(dòng)階段的環(huán)路響應(yīng)可以略慢于正常運(yùn)行時(shí)的環(huán)路響應(yīng)，防止在起機(jī)過(guò)程中出現(xiàn)過(guò)沖等問(wèn)題。

圖18 是軟啟動(dòng)階段的環(huán)路配置，與正常運(yùn)行時(shí)的環(huán)路配置相似。需要注意的有如下幾點(diǎn)：
1. 盡量保證零極點(diǎn)的位置與正常運(yùn)行時(shí)環(huán)路的零極點(diǎn)一致；
2. 可以通過(guò)將AFE 的Gain 修改為2X 或?qū)on-linear 的中間Gain 改為0.75 來(lái)降低環(huán)路帶寬；