TTL電平：

輸出高電平 〉2.4V 輸出低電平〈0.4V
在室溫下，一般輸出高電平是3.5V 輸出低電平是0.2V。
最小輸入高電平和低電平
輸入高電平 〉=2.0V 輸入低電平 《=0.8V
它的噪聲容限是0.4V.

CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。
電平轉(zhuǎn)換電路：因為TTL和COMS的高低電平的值不一樣（ttl 5v《＝＝》cmos 3。3v），所以互相連接時需要電平的轉(zhuǎn)換：就
是用兩個電阻對電平分壓，沒有什么高深的東西。哈哈哈

OC門，即集電極開路門電路，它必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和
大電流負(fù)載，所以 又叫做驅(qū)動門電路。

TTL和COMS電路比較：

1、TTL電路是電流控制器件，而coms電路是電壓控制器件。
2、TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
COMS電路的速度慢，傳輸延遲時間長(25--50ns),但功耗低。
COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。
3、COMS電路的鎖定效應(yīng)：
COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生
鎖定效應(yīng)時，COMS的內(nèi)部電流能達(dá)到40mA以上，很容易燒毀芯片。

防御措施：

(1)、在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。
(2)、芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。
(3)、在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進(jìn)去。
(4)、當(dāng)系統(tǒng)由幾個電源分別供電時，開關(guān)要按下列順序：開啟時，先開啟COMS電路得電源，再開啟輸入信號和負(fù)載的電
源；關(guān)閉時，先關(guān)閉輸入信號和負(fù)載的電源，再關(guān)閉COMS電路的電源。

4、COMS電路的使用注意事項

(1)、COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉
電阻或者下拉電阻，給它一個恒定的電平。
(2)、輸入端接低內(nèi)組的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。
(3)、當(dāng)接長信號傳輸線時，在COMS電路端接匹配電阻。
(4)、當(dāng)輸入端接大電容時，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
(5)、COMS的輸入電流超過1mA，就有可能燒壞COMS。

5、TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理)：

1、懸空時相當(dāng)于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。
2、在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因為由TTL門電路的輸入端負(fù)載
特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入
端就一直呈現(xiàn)高電平。這個一定要注意。
COMS門電路就不用考慮這些了。

6、TTL電路有集電極開路OC門，MOS管也有和集電極對應(yīng)的漏極開路的OD門，它的輸出就叫做開漏輸出。

OC門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因為當(dāng)三機(jī)管截止的時候，它的基極電流約等于
0，但是并不是真正的為0，經(jīng)過三極管的集電極的電流也就不是真正的0，而是約0。而這個就是漏電流。
開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所
以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。
OD門一般作為輸出緩沖/驅(qū)動器、電平轉(zhuǎn)換器以及滿足吸收大負(fù)載電流的需要。

7、什么叫做圖騰柱，它與開漏電路有什么區(qū)別？

TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為TTL就是一個三級 關(guān)，圖騰柱也就是
兩個三級管推挽相連。所以推挽就是圖騰。
一般圖騰式輸出，高電平400UA，低電平8MA
TTL電平（L電平：小于等于0.8V ；H電平：大于等于2V）
COMS電平（L電平：小于等于0.3Vcc ；H電平：大于等于0.7Vcc）
CMOS 器件不用的輸入端必須連到高電平或低電平, 這是因為 CMOS 是高輸入阻抗器件, 理想狀態(tài)是沒有輸入電流的. 如果不用的輸入引腳懸空, 很容易感應(yīng)到干擾信號, 影響芯片的邏輯運行, 甚至靜電積累永久性的擊穿這個輸入端, 造成芯片失效.
另外, 只有 4000 系列的 CMOS 器件可以工作在 15伏電源下, 74HC, 74HCT 等都只能工作在 5伏電源下, 現(xiàn)在已經(jīng)有工作在 3伏和 2.5伏電源下的 CMOS 邏輯電路芯片了.

CMOS電平和TTL電平: CMOS電平電壓范圍在3～15V，比如4000系列當(dāng)5V供電時，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對于TTL芯片，供電范圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與TTL電路就有一個電平轉(zhuǎn)換的問題，使兩者電平域值能匹配。

有關(guān)邏輯電平的一些概念：

要了解邏輯電平的內(nèi)容，首先要知道以下幾個概念的含義：
1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時，則認(rèn)為輸入電平為高電平。 2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時，則認(rèn)為輸入電平為低電平。
3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Voh。
4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。
5：閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉(zhuǎn)動作時的電平。它是一個界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> Vih，輸入低電平Vil，而如果輸入電平在閾值上下，也就是Vil～Vih這個區(qū)域，電路的輸出會處于不穩(wěn)定狀態(tài)。

對于一般的邏輯電平，以上參數(shù)的關(guān)系如下：

Voh > Vih > Vt > Vil > Vol。
6：Ioh：邏輯門輸出為高電平時的負(fù)載電流（為拉電流）。
7：Iol：邏輯門輸出為低電平時的負(fù)載電流（為灌電流）。
8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。
9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。

門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE），使用時應(yīng)審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對于集電極開路（OC）門，其上拉電阻阻值RL應(yīng)滿足下面條件：
（1）： RL （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。

常用的邏輯電平

·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V TTL和5V CMOS邏輯電平是通用的邏輯電平。
·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。
·低電壓的邏輯電平還有2.5V和1.8V兩種。
·ECL/PECL和LVDS是差分輸入輸出。
·RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。