基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)(圖)

使用x9241實(shí)現(xiàn)高分辨率的軟件代碼

為了方便理解實(shí)現(xiàn)控制的細(xì)節(jié)，我們提供了c語言源代碼（代碼由xicor公司提供，我們做了一定的修改）。用戶只需要自己再編寫適用于不同單片機(jī)的i2c硬件接口函數(shù)（函數(shù)名稱同程序中介紹一致），在應(yīng)用程序中加入我們提供的源代碼，簡(jiǎn)單的調(diào)用程序中介紹的5個(gè)函數(shù)，就可以方便地實(shí)現(xiàn)dcp的高分辨率控制。

關(guān)于x9241實(shí)現(xiàn)高分辨率的軟件源代碼，工程師可到
摘 要：介紹了基于dsp和cpld技術(shù)，高精度多通道的adc系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案，利用簡(jiǎn)單的硬件電路和軟件編程，采用dsp和cpld相結(jié)合的方法，動(dòng)態(tài)地設(shè)置采樣通道，控制模數(shù)轉(zhuǎn)換器max1162的數(shù)據(jù)采樣及傳輸。
關(guān)鍵詞：dsp；cpld；模數(shù)轉(zhuǎn)換 引言
---隨著現(xiàn)代電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號(hào)處理的內(nèi)容日益復(fù)雜，而adc是實(shí)現(xiàn)從模擬到數(shù)字轉(zhuǎn)換的一個(gè)必然過程。針對(duì)這種情況，利用數(shù)字信號(hào)處理器和可編程邏輯器件提出了多路adc系統(tǒng)的設(shè)計(jì)方法，實(shí)現(xiàn)了對(duì)動(dòng)態(tài)多路模擬輸入信號(hào)的采樣傳輸以及處理，簡(jiǎn)化了電路設(shè)計(jì)，可編程邏輯器件使得系統(tǒng)的通用性和可移植性得到良好的擴(kuò)展。系統(tǒng)框圖如圖1所示。

系統(tǒng)硬件設(shè)計(jì)
本設(shè)計(jì)所采用的adc器件是maxim公司的生產(chǎn)的低功耗16位模數(shù)轉(zhuǎn)換器(adc)max1162。max1162采用逐次逼近型adc結(jié)構(gòu)，具有自動(dòng)關(guān)斷、1.1μs快速喚醒和兼容于spi/qspi/microwire的高速接口，采用+5v單模擬電源，并且具有獨(dú)立的數(shù)字電源引腳，允許芯片直接和+2.7～+5.25v的數(shù)字邏輯接口。ref引腳接外部參考電壓，用于設(shè)定模擬輸入電壓范圍，與模擬地之間連接一個(gè)4.7μf的電解電容；avdd引腳是+5v電源供應(yīng)輸入端，與模擬地之間接一個(gè)0.1μf的電容；agnd是模擬地；cs是片選輸入，低有效。當(dāng)為高時(shí)，系統(tǒng)處于斷電模式，由高變低時(shí)，激活系統(tǒng)到正常運(yùn)行模式，同時(shí)初始化一次轉(zhuǎn)換。本系統(tǒng)選擇作為ad的使能信號(hào)；sclk是串行時(shí)鐘輸入，驅(qū)動(dòng)模數(shù)轉(zhuǎn)換進(jìn)程；dout是串行數(shù)據(jù)輸出，數(shù)據(jù)狀態(tài)在sclk的下降沿改變；dgnd是數(shù)字地；dvdd是數(shù)字電壓供應(yīng)，與數(shù)字地之間接一個(gè)0.1μf的電容；ain是模擬信號(hào)輸入端。
該adc系統(tǒng)的中央控制單元采用ti(德州儀器)公司的浮點(diǎn)數(shù)字信號(hào)處理器tms320vc33-150，tms320vc33的地址總線為24位，程序?qū)ぶ贩秶蛇_(dá)16m，數(shù)據(jù)總線為32位，內(nèi)部具有34k