新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 時(shí)域反射儀的硬件設(shè)計(jì)與實(shí)現(xiàn)----關(guān)鍵電路設(shè)計(jì)(二)

時(shí)域反射儀的硬件設(shè)計(jì)與實(shí)現(xiàn)----關(guān)鍵電路設(shè)計(jì)(二)

作者: 時(shí)間:2013-04-24 來源:網(wǎng)絡(luò) 收藏
T: 12px 宋體, Georgia, verdana, serif; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">差分變換電路結(jié)構(gòu)

為了保證信號(hào)在模擬通道上傳輸?shù)耐暾?,本設(shè)計(jì)選用了一款高性能的單端轉(zhuǎn)雙端的差分集成運(yùn)放LM6550.其-3dB帶寬(bandwith)達(dá)到了400MHz,壓擺率為3000V/us,輸入噪聲小,信號(hào)失真典型值為70dB,同時(shí)具有響應(yīng)快,功耗低等特點(diǎn),滿足驅(qū)動(dòng)高性能ADC的需求。在圖中助和RF用來控制信號(hào)放大倍數(shù),在這里的差分電路僅僅做單端到雙端的變化,因此RG和RF都選用500Ω的電阻,即不做信號(hào)放大處理。Vcom幻以端是用來控制輸出差分信號(hào)的共模電壓,因?yàn)槟?shù)轉(zhuǎn)換器要求輸入差分信號(hào)的共模電壓在1.9v~2.IV之間,所以通過Vcom來設(shè)置差分信號(hào)的共模電壓,這樣輸出的差分信號(hào)就能與ADC的共模輸入相匹配。從運(yùn)放輸出的信號(hào)在連接到ADC之前經(jīng)過了一個(gè)簡單的電阻一電容(R-C)濾波器,用來消除或者減輕混迭失真的影響。如果已知濾波器的截止頻率FC,則可以通過下面式子來確定濾波電路中電阻和電容的大小。

時(shí)域反射儀的硬件設(shè)計(jì)與實(shí)現(xiàn)----關(guān)鍵電路設(shè)計(jì)(二)

式中CADC為ADC的輸入電容。如本設(shè)計(jì)中設(shè)濾波器的截止頻率為100MHz,電阻R取50Ω,CADC的大小為4pF,則計(jì)算出的電容大小約為25pF.

垂直位移電路用來將信號(hào)做垂直方向上的移動(dòng),對(duì)于多信號(hào)的顯示有很多大的幫助。本設(shè)計(jì)的垂直位移電路并不是將單獨(dú)將信號(hào)經(jīng)過一個(gè)垂直位移電路,而是把垂直位移電路與差分變換電路相結(jié)合。即在差分運(yùn)放的正向和反向輸入端引入一對(duì)以1VDC電壓為中心相互對(duì)稱的垂直移位電壓,該電壓是通過加法的形式盛加到被測信號(hào)上的。而差分運(yùn)放的輸入端實(shí)際上也可以看作是雙端輸入模式,這樣當(dāng)在輸入端加上一對(duì)信號(hào)時(shí),實(shí)際的垂直移位電壓就是這兩個(gè)輸入電壓之差。

比如當(dāng)正向輸入電壓為1V時(shí),反向輸入電壓也是1V,則垂直移位電壓為OV,即信號(hào)不做垂直移位;當(dāng)正向輸入電壓為1.5V時(shí),反向輸入電壓是0.5V,則垂直移位電壓為1V,即信號(hào)向上移動(dòng)1V的垂直位移,相當(dāng)于屏幕上的十大格。同理當(dāng)正向輸入電壓和反向輸入電壓分別為0.5V和1.5V時(shí),信號(hào)向下移動(dòng)了10大格。

在實(shí)際應(yīng)用當(dāng)中,信號(hào)的上下移動(dòng)范圍沒有必要做到±1Odiv,因?yàn)檎麄€(gè)顯示屏的波形顯示區(qū)域也只有±4div,因此將信號(hào)的上下移動(dòng)范圍做到±5div即可滿足觀察的需要,垂直移位控制電壓就被限定在0.75V---1.25V之間變化。又因?yàn)榇怪蔽灰频目刂齐妷憾际峭ㄟ^DAC來產(chǎn)生的,DAC的輸出范圍為0V-2V,垂直移位控制電壓的變化區(qū)間僅僅為DAC輸出變化范圍的四分之一,并沒有有效的利用DAC的輸出,可能會(huì)引入一定的誤差。為此根據(jù)運(yùn)算電路中的加法規(guī)則,設(shè)計(jì)出如圖4-20所示的電路。

垂直移位控制電路

為了有效利用DAC的輸出,在電路設(shè)計(jì)上取垂直移位控制電路與差分變換電路之間的連接電阻兩倍與差分變換電阻中的RG,則經(jīng)過運(yùn)算以后,疊加到差分變換電路端的垂直位移電壓降低到原來的一半,此時(shí)如果VOFF+等于1.5V,則VOFF-等于0.5V(VREF等于1V,由DAC提供),疊加到差分變換運(yùn)放的正、負(fù)輸入端后,電壓分別降為0.75V和0.25V,兩者相差為O.5V,正好對(duì)應(yīng)于屏幕上向上移動(dòng)了5div,滿足了設(shè)計(jì)要求,因此為了使信號(hào)在垂直方向上位移達(dá)到±5div,只要使VOFF+的變化范圍在0.5V-1.5V之間即可。VOFF+直接由DAC送出,而DAC的最小步進(jìn)為2mV,最大步進(jìn)通過軟件可調(diào)。如果采用最小步進(jìn)的形式,VOFF+變化2mV時(shí),通過運(yùn)算以后,疊加到脈沖信號(hào)的垂直移位電壓也只有2mV,僅僅對(duì)應(yīng)屏幕上方的半個(gè)像素點(diǎn)(每個(gè)像素點(diǎn)對(duì)應(yīng)4mV),這樣上下移動(dòng)的速度會(huì)很慢,且實(shí)際意義不大,為此將DAC的輸出控制信號(hào)的步進(jìn)該為4mV,則可滿足要求,用戶在上下移動(dòng)信號(hào)時(shí),每按一次向上或向下鍵時(shí),信號(hào)都可以向上或向下移動(dòng)一個(gè)像素點(diǎn)。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉