時(shí)域反射儀的硬件設(shè)計(jì)與實(shí)現(xiàn)----關(guān)鍵電路設(shè)計(jì)(一)

作者：時(shí)間：2013-04-24 來源：網(wǎng)絡(luò)

英飛凌汽車電子生態(tài)圈
- 掃碼關(guān)注
  獲取最新最全汽車電子
  技術(shù)方案與實(shí)用技巧

, Georgia, verdana, serif; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(68,68,68); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">從圖4-8中可以看到，當(dāng)設(shè)定延時(shí)DELAY_NUM為1時(shí)，50M的時(shí)鐘信號與250M的時(shí)鐘信號對齊，而50.5M的時(shí)鐘信號和比較器的輸出端POSEDGE對齊，25OM時(shí)鐘信號的上升沿與POSEDGE的上升沿相差0.2ns的間隔(虛線間隔為1ns)。在圖4-9中，當(dāng)設(shè)定延時(shí)DELAY_NUM為10時(shí)，50M的時(shí)鐘信號與25OM的時(shí)鐘信號對齊，50.5M的時(shí)鐘信號和比較器的輸出端POSEDGE對齊，25OM時(shí)鐘信號的上升沿與POSEDGE的上升沿相差2ns的間隔。因此通過軟件修改DELAY_NUM的大小，就可以產(chǎn)生不同的延時(shí)的脈沖信號。

在表4-1中已經(jīng)介紹過，在不同時(shí)基情況下，延時(shí)時(shí)間△t各不相同，最小延時(shí)間隔為0.2ns(5ns/div)，最大延時(shí)間隔為2ns(50ns/div)，因此隨著時(shí)基的變化，延時(shí)間隔和采樣次數(shù)都相應(yīng)會不同。表4-2給出了在不同時(shí)基下延時(shí)間隔的設(shè)定。

3.1.3脈沖信號放大和分離

3.1.3.1脈沖信號放大

從FPGA的I/O口送出的脈沖信號，如果直接送到被測電纜上，測量效果必定會很差，首先因?yàn)镕PGA的I/O引腳輸出電流不大，導(dǎo)致驅(qū)動(dòng)能力(帶載)不足，同時(shí)由于FPGA的供電電壓為+3.3V，則使I/O口的輸出脈沖幅度最大只有+3.3V，如此小的電壓幅度以及低的帶載能力，被送到電纜后，由于電纜損耗的原因，觀測到的反射脈沖幅度可能會很小，影響測量準(zhǔn)確度。為了改善以上不足之處，就必須對脈沖信號進(jìn)行放大處理，以增強(qiáng)脈沖信號的帶負(fù)載能力，同時(shí)提高脈沖信號輸出幅度。

對脈沖信號的放大必須要保證脈沖信號的完整性，不能將脈沖信號放大后，輸出的脈沖信號與輸入信號相比發(fā)生了較大的失真，比如上升沿特性變差等。為此本設(shè)計(jì)選用了TI公司寬帶高速運(yùn)放OPA691，該運(yùn)放具有以下優(yōu)良特性：

靈活的電源供電范圍：﹢5V~+12V(單電源)、±2.5V~±6V(雙電源)。

單位增益下的帶寬(Bandwidth)為：280MHz(G=l)

高輸出電流：190mA

輸出電壓范圍：±4.0V

高壓擺率(slew rate)：2100V/us

低電源電流：5.lmA

關(guān)斷模式下電流：150uA

利用OPA691設(shè)計(jì)的脈沖信號放大電路如圖4一10所示。